[發明專利]抗侵入式攻擊的芯片及其制作方法和攻擊檢測的方法

有效

• 申請號: 201310470570.2
• 申請日: 2013-10-10
• 公開（公告）號: CN103500740B
• 公開（公告）日: 2017-01-11
• 發明（設計）人: 劉忠志;譚洪賀
• 申請（專利權）人: 昆騰微電子股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及微電子領域，尤其涉及一種抗侵入式攻擊的芯片及其制作方法和攻擊檢測的方法。

背景技術

在信息時代，信息安全是人們最重視的問題之一。將芯片封裝在合適的外殼內，是使用芯片的必要步驟。為了對芯片實施侵入式攻擊或半侵入式攻擊，首要步驟就是解封裝，即，將芯片裸片從其封裝外殼中拆解出來。然后，攻擊者再對芯片實施后續的攻擊步驟，例如，腐蝕芯片表面鈍化層以露出金屬線，然后借助一些技術手段，例如，聚焦離子束（Focused?Ion?beam，簡稱FIB）或微探針等技術，來分析芯片工作過程中的一些信息。由此可知，保護芯片的封裝可以在一定程度上增加攻擊者實施攻擊的難度，讓芯片更加安全。

現有技術中US5030796提供了一種芯片對抗侵入式攻擊的方法，使得芯片在解封裝的過程中被破壞，從而保護芯片的信息安全。但是上述方法具有很大的局限性，它僅對那些使用特定腐蝕溶劑的解封裝方法有效，而對其他解封裝方法無效，使得攻擊者很容易規避上述這種方法，而改用其他方法破壞封裝，獲得芯片裸片，繼而實施攻擊。

發明內容

本發明提供一種抗侵入式攻擊的芯片及其制作方法和攻擊檢測的方法，用以實現芯片自檢測封裝是否已遭破壞的過程，從而起到抗攻擊的作用。

本發明提供一種抗侵入式攻擊的芯片，包括：

兩個以上接觸點，從所述芯片的內部延伸至所述芯片的外表面；

導電介質，附著在所述芯片的外表面；

檢測電路，集成在所述芯片內部，用于檢測所述兩個以上接觸點中的至少兩個接觸點之間的互聯信息，得到參考數據信息，將所述參考數據信息存儲在所述芯片的非易失性存儲器中，當所述芯片上電后，重新檢測所述至少兩個接觸點之間的互聯信息，得到評估數據信息，根據所述參考數據信息和所述評估數據信息，判定所述芯片是否受到侵入式攻擊。

本發明還提供一種前述抗侵入式攻擊的芯片的制作方法，包括：

將所述檢測電路集成在所述芯片內部；

設置至少兩個接觸點，從所述芯片內部延伸至所述芯片的外表面；

將導電介質附著在所述芯片的外表面。

本發明還提供一種前述抗侵入式攻擊的芯片進行侵入式攻擊檢測的方法，包括：

所述檢測電路檢測至少兩個接觸點之間的互聯信息，獲得參考數據信息，保存在所述芯片的非易失性存儲器中；

在所述芯片上電時，所述檢測電路重新檢測所述至少兩個接觸點之間的互聯信息，獲得評估數據信息；

所述檢測電路根據所述參考數據信息和所述評估數據信息，判斷所述芯片是否受到侵入式攻擊。

在本發明中，兩個以上接觸點從芯片的內部延伸至芯片的外表面，導電介質附著在芯片的外表面，檢測電路集成在芯片內部，用于檢測至少兩個接觸點之間的互聯信息，得到參考數據信息，將參考數據信息存儲在芯片的非易失性存儲器中，當芯片上電后，重新檢測所述至少兩個接觸點之間的互聯信息，得到評估數據信息，根據參考數據信息和評估數據信息，判定芯片是否受到侵入式攻擊。這樣，一旦導電介質被破壞，所述至少兩個接觸點之間的互聯信息就會被破壞，芯片在上電時重新檢測得到的評估數據信息就會與參考數據信息有所不同，于是可以自檢測出芯片導電介質已經遭到破壞，芯片就會向系統發出報警信號，從而可以防御任何需要破壞封裝才能實施的攻擊有段。此外，在本發明中，對于不同的芯片，導電介質的特性、劑量、形狀、位置、數量都可以不同，導致不同的裝置中芯片內部保存的數據不同，所以，即使攻擊者使用某種攻擊手段獲得了一個芯片的內部數據，對攻擊者攻擊另外一個芯片也是沒有任何幫助的，這樣就提高了實施攻擊的難度，從而保障了芯片的高安全性。

附圖說明

圖1為本發明抗侵入式攻擊的芯片第一實施例的結構示意圖；

圖2為本發明抗侵入式攻擊的芯片第二實施例的結構示意圖；

圖3為本發明抗侵入式攻擊的芯片第一實施例中圖1所示的檢測電路的工作示意圖；

圖4為本發明抗侵入式攻擊的芯片第三實施例的結構示意圖；

圖5為本發明抗侵入式攻擊的芯片第四實施例的結構示意圖；

圖6為本發明抗侵入式攻擊的芯片的制作方法實施例的流程示意圖；

圖7為本發明抗侵入式攻擊的芯片的制作方法實施例中圖6所示的接觸點位于芯片側表面的結構示意圖；

圖8為本發明抗侵入式攻擊的芯片的制作方法實施例中圖6所示的導電介質的形狀示意圖；