[發明專利]用于光刻工藝的掩膜及其制成的圖形

有效

• 申請號: 201310468644.9
• 申請日: 2013-10-09
• 公開（公告）號: CN103730337A
• 公開（公告）日: 2014-04-16
• 發明（設計）人: 戴維·普拉特;理查德·豪斯利
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/8242;H01L27/108
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

技術領域

本發明涉及一種使用在半導體工藝中的器件圖形，尤其涉及一種能在內存裝置中達到更好的電接觸效能的特定圖形以及形成這類圖形的光掩膜。

背景技術

隨著半導體器件微縮的趨勢，內存裝置中字線與位線彼此間的距離越來越靠近。為了制作出具有更小節距的電路結構，業界開發出了雙重圖樣光刻成像技術(double?patterning)。內存結構中數據線需要與其它的集成電路器件產生電接觸，以經由接觸插塞或接墊等互連結構來傳遞數據信號。

然而，器件的微縮化會引起一些問題，例如，在內存結構中，當字線下方的接觸結構與鄰近的接觸結構或字線過于接近時，很容易會發生短路問題。再者，接觸結構過小亦會有電性表現上的問題。對此，先前技術中會借由進行多道的工藝步驟來形成特殊的接觸插塞或接墊結構來解決上述的短路問題。這種形成特殊互連結構的作法需要增加多道額外的工序，無疑地增加了內存裝置的工藝時間與成本。

故此，目前業界仍亟需一種創新且簡單易行的方法來改善、解決上述接觸結構彼此間的絕緣問題。

發明內容

本發明提出了一種光刻掩膜，可稱其為一保護性掩膜或塊掩膜，其具有特定的城垛狀態樣，適合用在節距倍化或雙重圖樣光刻成像等工藝中，來形成內存裝置（如動態隨機存取內存DRAM）的字線或是數據線。

根據本發明的一實施例，其提供了一種用于光刻工藝的保護性或外圍保護性掩膜，其特征在于，在光刻與刻蝕工藝中使用具有多個規律的凸部與凹部的城垛狀掩膜，其中借由將所述城垛狀掩膜的凸部與凹部設置在預先形成的多個長方形間隙體回路上來將所述間隙體回路圖形化成一內存陣列中的字線溝渠。

根據本發明的另一實施例，其提供了一種用于光刻工藝的掩膜，其特征在于，在光刻與刻蝕工藝中使用具有多個規律的凸部與凹部的城垛狀掩膜，其中借由將所述城垛狀掩膜的凸部與凹部分別設置在預先形成的多個長方形間隙體回路的上方間隙體部分以及下方間隙體部分來將所述間隙體回路圖形化成一內存陣列中的數據線。

無疑地，本發明的目的在閱者讀過下文以多種圖示與繪圖來描述的較佳實施例細節說明后將更為顯見。

附圖說明

圖1～3繪示出根據本發明第一實施例一保護性或外圍性保護掩膜使用這類掩膜制作出的圖形的俯視圖；

圖4繪示出根據本發明第一實施例使用一掩膜制作出的一圖形的橫斷面圖；

圖5～7繪示出根據本發明第二實施例使用這類掩膜制作出的圖形的俯視圖；

圖8繪示出根據本發明第二實施例使用一掩膜制作出的一圖形的橫斷面圖；以及

圖9～11繪示出根據本發明第三實施例使用這類掩膜制作出的圖形的俯視圖。

其中，附圖標記說明如下：

??10?????基底??????????????154a??部分

??20?????材料疊層??????????154b??部分

??28?????陣列區????????????154c??部分

??29?????間隙體圖形????????155???位線

??29a????凹部??????????????157???掩膜

??30?????溝渠圖形（字線）??157a??方形部位

??31?????虛線區域??????????200???基底

??40?????氧化層????????????220???疊層

??45?????接觸結構??????????228???陣列區

??57?????保護性掩膜????????240???氧化層

??57a????方形部位??????????245???接觸結構

100、110?基底??????????????254???間隙體圖形

??120????材料疊層??????????254a??部分

??128????陣列區????????????255???位線

??131????虛線區域??????????257???掩膜

??140????氧化層????????????257a??額外部位

??145????接觸結構??????????257b??凸起部位

??154????間隙體圖形

具體實施方式