[發(fā)明專利]基于電荷再利用和位線分級的低功耗8管SRAM芯片設計方法

有效

• 申請?zhí)枺?/td>: 201310467311.4
• 申請日: 2013-10-09
• 公開（公告）號: CN103544986A
• 公開（公告）日: 2014-01-29
• 發(fā)明（設計）人: 王旭;蔣劍飛;繩偉光;何衛(wèi)鋒;毛志剛
• 申請（專利權）人: 上海交通大學
• 主分類號: G11C11/40
• 分類號: G11C11/40;G11C16/24
• 代理公司: 上海科盛知識產權代理有限公司 31225
• 代理人: 趙志遠

技術領域

本發(fā)明涉及一種SRAM芯片設計方法，尤其是涉及一種基于電荷再利用和位線分級的低功耗8管SRAM芯片設計方法。

背景技術

靜態(tài)隨機訪問存儲器(Static?Random?Access?Memory，SRAM)的發(fā)展始于上世紀60年代，1965年，仙童半導體的施密特使用MOS技術試驗做成存儲器。1969年，Inte1公司推出了第一個商業(yè)性產品，使用多晶硅P型溝道工藝的256bit的SRAM，從此，SRAM正式進入了集成電路產業(yè)歷史的舞臺。

SRAM從命名上解讀，相對于動態(tài)存儲器，它不需要定期刷新數(shù)據(jù)，具有高速度、低功耗的特點；而相對于順序存儲器，它不需要按順序讀寫數(shù)據(jù)，可對任意地址進行讀寫操作，具有更靈活的適用性。所以SRAM作為高性能的存儲器，廣泛的被用做計算機系統(tǒng)中的高速緩存(Cache)。

SRAM的發(fā)展和中央處理器(Central?Processing?Unit，CPU)的發(fā)展相輔相成，人們對高性能CPU的需求促進了SRAM的飛速發(fā)展。起初SRAM是放在CPU片外的，為了加速CPU內部數(shù)據(jù)的傳送，自Intel的80486CPU起，在CPU的內部也設計有高速緩存，而到了奔騰(Pentium)系列時，Intel又對高速緩存分級，就有了所謂的一級高速緩存(Level1Cache，通常簡稱L1Cache)和二級高速緩存(Level2Cache，通常簡稱L2Cache)，只不過當時的Pentium中，L1Cache是內建在CPU的內部，而L2Cache是設計在CPU的外部。后來發(fā)展到Pentium?Pro?CPU時，首次把L1和L2Cache同時設計在CPU的內部。后來居上的超微半導體公司(AMD)，在其發(fā)布的K6-III?CPU上最早提出了三級高速緩存(Level3Cache，通常簡稱L3Cache)的概念。但受當時的制造工藝所限，L3Cache并沒有被集成到CPU內部，而是集成在主板上。真正將L3Cache植入芯片內部的CPU，是Intel公司為服務器市場所推出的安騰(Itanium)處理器。目前，集成在芯片內部的高性能、大容量SRAM已成為構建高性能CPU的基礎，它是芯片面積的最大組成部分。隨著CPU處理能力的不斷增強，SRAM所占全芯片面積比例甚至將會進一步提高。

現(xiàn)在SRAM的電路結構已經十分成熟，基本單元由6個晶體管組成，即兩個交叉相連的反相器來儲存數(shù)據(jù)和2個NMOS管作為開關控制數(shù)據(jù)的讀寫，如圖1所示。在寫操作時，兩根位線形成互補的高電壓和低電壓，以便將這個電壓差傳遞到兩個交叉相連的反相器中。但這個操作需要兩根位線中的一根做一次全擺幅的放電。由于SRAM容量的增加，位線所連接的單元的數(shù)目越來越多，一根位線上的負載電容非常大，一次全擺幅的翻轉將會耗費大量的功耗。在讀操作時，兩根位線都預充電到VDD，兩個交叉相連的反相器中儲存“0”的節(jié)點將對它所連接的位線放電，另一根位線的電壓則基本保持不變，這樣將在兩根位線上產生電壓差，以此來區(qū)分單元中儲存的數(shù)據(jù)。但是如圖2所示，在讀操作進行的瞬間，位線預充電到高電壓，晶體管Wa和Wn同時導通形成一條從電源到地的通路。可等效為電阻分壓的示意圖。其中Node節(jié)點存儲的信號值為“0”，但是在讀操作進行的瞬間Node節(jié)點的電壓取決于Wa和Wn兩個晶體管等效的電阻的分壓情況，如果Wn晶體管等效的電阻較大，則Node節(jié)點的電壓就會超過1/2電源電壓，這將極有可能破壞Node節(jié)點原本儲存的信號“0”，即在讀操作時改變原本的信號值。

目前有一種普遍的標準來表現(xiàn)上文所述的現(xiàn)象，即靜態(tài)噪聲容限(Static?Noise?Margin，SNM)。由傳統(tǒng)6管單元組成的SRAM都要在單元設計時使之具有較高的SNM，來滿足穩(wěn)定性的要求。工業(yè)界對高可靠性的追求，使得8管SRAM有了更大的應用空間。因為它進行讀操作時，不會影響到兩個交叉相連的反相器中所保存的數(shù)據(jù)。另一方面，隨著摩爾定律，芯片工作電壓將會下降，8管SRAM相對6管SRAM在低電壓下有著更為出色的性能表現(xiàn)。這也是8管SRAM應用更為廣泛的原因。低功耗的8管SRAM更是市場上急需的產品。

發(fā)明內容

本發(fā)明的目的就是為了克服上述現(xiàn)有技術存在的缺陷而提供一種能耗低、穩(wěn)定性高、性能佳、結構簡單的基于電荷再利用和位線分級的低功耗8管SRAM芯片設計方法。

本發(fā)明的目的可以通過以下技術方案來實現(xiàn)：

一種基于電荷再利用和位線分級的低功耗8管SRAM芯片設計方法，其特征在于，包括以下步驟：