[發明專利]間距減半集成電路工藝及通過該工藝制成的集成電路結構

有效

• 申請號: 201310464332.0
• 申請日: 2013-10-08
• 公開（公告）號: CN104051345A
• 公開（公告）日: 2014-09-17
• 發明（設計）人: 大衛·史托爾斯·普瑞特;理查·豪斯利
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108;H01L23/50
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 臧建明

技術領域

本發明涉及集成電路（integrated?circuit；簡稱IC）制造，確切地說，涉及一種間距減半集成電路工藝及通過該工藝制成的集成電路結構。

背景技術

光刻工藝中的分辨率取決于曝光的波長、光學系統的數值孔徑（numerical?aperture；簡稱NA）及光掩模的設計，并且具有根據曝光條件而定的一定極限。當圖案陣列所需的分辨率超過光刻系統的分辨率極限時，例如，在形成高密度存儲器（例如，下一代的動態隨機存取存儲器（DRAM））的柵極線陣列的情況下，需要一種減小間距的方法，這種方法主要基于間隔物（spacer）形成技術。

例如，超出光刻分辨率的密集導電線圖案可以通過以下方式形成：用光刻法定義平行的基線圖案再修整之，以在基線圖案的側壁上形成寬度/間距較小且數目加倍的線狀間隔物，隨后移除基線圖案，留下線狀間隔物作為超出光刻分辨率的目標線圖案。

然而，由于進行充分電接觸所需的接觸墊（contact?pad）寬度較大，因而此類小間距導電線的接觸墊難以在線的末端處形成。

發明內容

本發明提供一種間距減半集成電路工藝及通過該工藝制成的集成電路結構，該工藝尤其適用于定義和形成超出光刻分辨率的密集導電線以及所述導電線的接觸墊。

本發明的間距減半集成電路工藝的描述如下。在基板上方形成多個平行的基線圖案，每個基線圖案都與所述多個基線圖案的第一側或第二側的錘頭圖案相連接。這些錘頭圖案交替地布置在所述第一側和第二側，并且所述第一側或第二側的錘頭圖案以交錯的方式布置。隨后對每個基線圖案和每個錘頭圖案進行修整。隨后，在每個基線圖案和對應錘頭圖案的側壁上形成間隔物，所述間隔物包含一對衍生線圖案（derivative?line?pattern）、環繞所述錘頭圖案的圈狀圖案，以及轉折圖案，所述轉折圖案位于所述基線圖案的不具有對應錘頭圖案的末端。隨后，將所述基線圖案和所述錘頭圖案移除。隨后將每個圈狀圖案的一部分以及每個轉折圖案的至少一部分移除，以使每對衍生線圖案彼此不電連接，其中每個剩余的圈狀圖案包含兩個接觸墊圖案。

在一個示例性實施例中，上述工藝進一步包含：將所述衍生線圖案和剩余的圈狀圖案的圖案轉移到下方的導電層。如此圖案化的下方導電層包含：對應于所述衍生線圖案的多根導電線，以及對應于所述剩余的圈狀圖案的多個接觸墊。在另一個示例性實施例中，所述衍生線圖案和剩余的圈狀圖案分別直接作為導電線和所述導電線的接觸墊。

另外，本發明的間距減半集成電路工藝可以進一步包含：在所述接觸墊上方形成多個接觸插塞（contact?plug）。

本發明的集成電路結構包含多根平行的導電線以及所述導電線的接觸墊。所述導電線被布置成多對。每個接觸墊連接在一根導電線的一個末端，其中每對導電線的兩個接觸墊形成開口圈形，所述開口圈形交替地布置在所述多根導電線的第一側和第二側，并且所述第一側或第二側的開口圈形以交錯的方式布置。

上述集成電路結構可以進一步包括位于所述接觸墊上方的多個接觸插塞。

通過以交錯的方式將錘頭圖案布置在基線圖案的同一側，以及利用環繞錘頭圖案形成為間隔物的圈狀圖案來形成接觸墊圖案，本發明使得所形成的密集導電線觸墊彼此間具有足夠的距離，并且使得裸片面積（die?area）的利用效率較高。

為了使本發明的前述以及其他目標、特征和優勢易于理解，下文將詳細描述帶有附圖的優選實施例。

附圖說明

圖1A、圖2A、圖3A和圖4A圖示了根據本發明一個實施例的間距減半集成電路工藝的俯視圖，其中圖4A還圖示了根據所述實施例的集成電路結構示意圖；

圖1B、圖2B、圖3B和圖4B分別圖示了圖1A、圖2A、圖3A和圖4A所示結構沿線B-B’截取的截面圖。

附圖標記說明：

10：陣列區；

12：基線圖案的第一側；

14：基線圖案的第二側；

100：基板；

102：導電層；

102a：導電線；

102b：接觸墊；

102c：開口圈形

103：蝕刻掩模層；

104：抗反射層；

106a：基線圖案；

106b：錘頭圖案；

106c：修整過的基線圖案；

106d：修整過的錘頭圖案；

110a：衍生線圖案；

110b：圈狀圖案；