[發(fā)明專利]用于堆疊式器件的互連結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201310463691.4
• 申請日: 2013-10-08
• 公開（公告）號: CN104051419B
• 公開（公告）日: 2017-06-06
• 發(fā)明（設(shè)計(jì)）人: 蔡紓婷;林政賢;楊敦年;劉人誠;洪豐基;黃志輝;陳升照;周世培;林佳潔
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司11409
• 代理人: 章社杲,孫征

本專利要求2013年3月15日提交的序列號為No.61/798,459的專利申請的優(yōu)先權(quán)，本專利申請通過引用并入本文中。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及用于堆疊式器件的互連結(jié)構(gòu)。

背景技術(shù)

半導(dǎo)體集成電路（IC）產(chǎn)業(yè)已經(jīng)經(jīng)歷了快速增長。在IC演變的歷程中，功能密度（即，每單位芯片面積的互連器件的數(shù)目）增加了，而幾何尺寸（即，可以使用制造工藝制造的最小部件（或者線路））減小了。這種尺寸縮減工藝提供的優(yōu)勢在于其提高了生產(chǎn)效率并降低了相關(guān)成本。

隨著半導(dǎo)體技術(shù)進(jìn)一步發(fā)展，堆疊式IC器件已作為有效的可選方式出現(xiàn)，以進(jìn)一步減小半導(dǎo)體器件的物理尺寸。在堆疊式IC器件中，有源電路（例如，邏輯電路、存儲器電路、處理器電路等）制造在不同的半導(dǎo)體晶圓上。然后，兩個或者更多的半導(dǎo)體晶圓設(shè)置在相互的頂部上以形成堆疊式IC。例如，兩個半導(dǎo)體晶圓可以通過合適的接合技術(shù)接合在一起，然后組裝成單個堆疊式IC器件。堆疊式IC器件的一種優(yōu)勢是可以實(shí)現(xiàn)高密度。盡管現(xiàn)有的堆疊式IC器件及制造堆疊式IC器件的方法通常已滿足了人們的預(yù)期期目的，但是人們還不能在所有方面得到全部滿足。期望在這個領(lǐng)域改進(jìn)。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種器件，包括：

第一半導(dǎo)體元件，包括：

第一襯底；

所述第一襯底中的介電塊；和

多個第一導(dǎo)電部件，形成在所述第一襯底上方的第一金屬間介電層中；

第二半導(dǎo)體元件，接合至所述第一半導(dǎo)體元件，其中，所述第二半導(dǎo)體元件包括：

第二襯底；和

多個第二導(dǎo)電部件，形成在所述第二襯底上方的第二金屬間介電層中；以及

導(dǎo)電深互連插塞，連接在所述第一導(dǎo)電部件和所述第二導(dǎo)電部件之間并通過所述介電塊、所述第一金屬間介電層和所述第二金屬間介電層隔離，所述導(dǎo)電深互連插塞包括：

形成在所述介電塊和所述第一金屬間介電層中的上部，所述上部具有第一寬度；和

形成在所述第一金屬間介電層和所述第二金屬間介電層中的下部，所述下部具有小于所述第一寬度的第二寬度。

在可選實(shí)施例中，所述第一導(dǎo)電部件在形成所述導(dǎo)電深互連插塞的下部期間用作蝕刻硬掩模。

在可選實(shí)施例中，所述導(dǎo)電深互連插塞的上部通過所述介電塊和所述第一金屬間介電層隔離。

在可選實(shí)施例中，所述導(dǎo)電深互連插塞的下部通過所述第二金屬間介電層隔離。

在可選實(shí)施例中，所述器件還包括：形成在所述第一導(dǎo)電部件的第一側(cè)中的凹槽區(qū)。

在可選實(shí)施例中，多個導(dǎo)電深互連插塞形成在單個介電塊中。

在可選實(shí)施例中，單個導(dǎo)電深互連插塞形成在所述介電塊中。

根據(jù)本發(fā)明的另一方面，還提供了一種堆疊式集成電路器件，包括：

第一半導(dǎo)體元件，具有第一襯底、設(shè)置在所述第一襯底中的介電塊以及所述第一襯底上方的第一導(dǎo)電部件；

第二半導(dǎo)體元件，接合至所述第一半導(dǎo)體元件，所述第二半導(dǎo)體元件包括第二襯底和位于所述第二襯底上方的第二導(dǎo)電部件；以及

連接在所述第一導(dǎo)電部件和所述第二導(dǎo)電部件之間的導(dǎo)電深互連插塞，其中，所述導(dǎo)電深互連插塞包括：

具有第一寬度的上部，部分所述上部通過所述介電塊隔離；和

具有第二寬度的下部。

在可選實(shí)施例中，所述導(dǎo)電深互連插塞的上部的第一寬度基本大于所述下部的第二寬度。

在可選實(shí)施例中，所述器件還包括：形成在所述第一導(dǎo)電部件的第一側(cè)中的凹槽區(qū)。

在可選實(shí)施例中，所述器件還包括：設(shè)置在所述第一半導(dǎo)體元件中的第一金屬間介電（IMD）層；以及，設(shè)置在所述第二半導(dǎo)體元件中的第二金屬間介電（IMD）層。

在可選實(shí)施例中，所述導(dǎo)電深互連插塞的上部設(shè)置在所述介電塊和所述第一IMD層中，并且所述導(dǎo)電深互連插塞的下部設(shè)置在所述第一IMD層和所述第二IMD層中。

在可選實(shí)施例中，多個導(dǎo)電深互連插塞形成在單個介電塊中。

在可選實(shí)施例中，單個導(dǎo)電深互連插塞形成在所述介電塊中。

根據(jù)本發(fā)明的又一方面，還提供了一種方法，包括：

提供第一半導(dǎo)體元件，所述第一半導(dǎo)體元件包括：

第一襯底；

所述第一襯底上方的第一金屬間介電（IMD）層；和

所述第一IMD層中的第一導(dǎo)電部件；