[發明專利]一種在芯片失效分析過程中去除層次的方法

有效

• 申請號: 201310460450.4
• 申請日: 2013-09-30
• 公開（公告）號: CN103499476A
• 公開（公告）日: 2014-01-08
• 發明（設計）人: 陳強
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: G01N1/28
• 分類號: G01N1/28
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

技術領域

本發明涉及集成電路制造技術領域，更具體地說，涉及一種在集成電路芯片分析過程中快速精確且低損傷地去除層次的方法。

背景技術

半導體集成電路作為新的一代電子器件問世以來，發展極為迅速。在近廿年內，經歷了從小規模、中規模到大規模集成三個發展階段。目前，正在向著超大規模集成的階段發展，它的研制及其應用已成為現代科學技術中極為活躍的重要領域之一。

半導體集成電路芯片是經過非常多的復雜工藝，將多晶硅、氧化硅、金屬互連層等一層層地堆疊上去，從而將無數個器件連接在一起，實現復雜的功能。請參閱圖1，圖1為半導體集成電路芯片截面示意圖。

在半導體集成電路芯片設計及加工過程中，失效分析等工作顯得十分重要，它對使芯片設計者對芯片問題處作針對性的測試，以便更快更準確的驗證設計方案，若芯片部分區域有問題，可對此區域隔離，以便找到問題的癥結。

在失效分析工作前，卻往往需要將這些已經長好了的集成電路芯片層次進行去掉懷疑問題層，來觀察分析下面的層次是否有缺陷，可以減少不成功的設計方案修改次數，縮短研發時間和周期。

目前，目前常規使用的去除層次的方法有兩類：一類為濕法刻蝕、干法刻蝕、化學機械研磨等；另一類為聚焦離子束（Focused?Ion?beam，簡稱FIB)。這兩類方法均將半導體集成電路芯片平放在平臺上，從集成電路芯片的上層一層層向下去除，直到所欲測試的層次。

第一類方法可以有濕法刻蝕、干法刻蝕、化學機械研磨等，不僅有各自的缺點，如速率難控制、選擇性差、均勻性差等；例如，化學機械研磨造成的樣品不平整的光學顯微鏡照片，靠近邊緣的地方研磨速度過快。而且，對于一些相對脆弱的結構，例如40納米以下含ULK（超低K值介電質）樣品，或局部電損壞（burnout）的半導體集成電路芯片的被測樣品，以上這些方法都因為無法獲得很好的效果。

聚焦離子束（Focused?Ion?beam，簡稱FIB)是將液態金屬(Ga)離子源產生的離子束經過離子槍加速，聚焦后照射于半導體集成電路芯片的被測樣品表面產生二次電子信號取得電子像。此功能掃描電子顯微鏡（SEM）相似，或用強電流離子束對表面原子進行剝離，以完成微、納米級表面形貌加工。

例如，中國專利號為200310122586.0公開了一種采用聚焦離子束去除層次的方法，該方法是在透射電鏡或高分辨電鏡監控下，從納米或微米尺度的半導體集成電路芯片的被測樣品中直接從上至下層去除欲去除的層，直達需測試的層次。

然而，雖然采用聚焦離子束去除層次的方法可以達到納米級的層剝離，但在精確度方面還是存在一定的問題。本領域技術人員清楚，去層次效果會是后續分析的基礎，精確度不高，后續的分析會遇到很大的困難，甚至無法繼續進行。

發明內容

本發明的目的為在對半導體集成電路芯片樣品分析過程中，結合樣品截面研磨（或化學刻蝕或反應離子刻蝕）和聚焦離子束系統，快速精確地根據要求去除相應的層次，并且，在這個過程中可以隨時觀察，保證層次去除的準確性，另外也能保證對樣品剩余層次的損傷最小，從而獲得很好的層次去除效果。

為實現上述目的，本發明的技術方案如下：

一種在集成電路芯片失效分析過程中去除層次的方法，用于暴露具有多層結構的集成電路芯片的至少一預設目標層，其中，所述的目標層中包含需檢測的目標樣品，包括如下步驟：

步驟S1：采用截面研磨的方式，選取所述集成電路芯片的一個截面作為被研磨截面，將所述被研磨截面研磨至最終停止截面；其中，所述最終停止截面距目標樣品的距離為微米級；

步驟S2：將被研磨出截面的所述集成電路芯片樣品，放入聚焦離子束裝置的工藝腔中，并將研磨出的截面與聚焦離子束發射方向相對設置，以使所述預設的目標層與所述聚焦離子束發射方向相平行；

步驟S3：使用聚焦離子束，從集成電路芯片的表面層開始去除所述預設目標層之上的一層或多層。

優選地，所述預設目標層為一層；所述步驟3后還包括：選擇停留在所述預設目標層表面。

優選地，所述步驟3中的選擇停留在所述預設目標層表面是通過對聚焦離子束中的電子束的檢測來實現的。

優選地，所述集成電路芯片的截面為四個，所述集成電路芯片的被研磨截面選自所述目標樣品距所述四個起始截面中最近的一個截面進行。

優選地，在采用截面研磨的方式對截面研磨時，所述最終停止截面垂直于所述集成電路芯片的多層結構中的層。