[發明專利]一種在芯片失效分析過程中去除層次的方法

有效

• 申請號: 201310460450.4
• 申請日: 2013-09-30
• 公開（公告）號: CN103499476A
• 公開（公告）日: 2014-01-08
• 發明（設計）人: 陳強
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: G01N1/28
• 分類號: G01N1/28
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

1.一種在集成電路芯片失效分析過程中去除層次的方法，用于暴露具有多層結構的集成電路芯片的至少一預設目標層，其中，所述的目標層中包含需檢測的目標樣品，其特征在于，包括如下步驟：

步驟S1：采用截面研磨的方式，選取所述集成電路芯片的一個截面作為被研磨截面，將所述被研磨截面研磨至最終停止截面；其中，所述最終停止截面距目標樣品的距離為微米級；

步驟S2：將被研磨出截面的所述集成電路芯片樣品，放入聚焦離子束裝置的工藝腔中，并將研磨出的截面與聚焦離子束發射方向相對設置，以使所述預設的目標層與所述聚焦離子束發射方向相平行；

步驟S3：使用聚焦離子束，從集成電路芯片的表面層開始去除所述預設目標層之上的一層或多層。

2.如權利要求1所述的去除層次的方法，其特征在于，所述預設目標層為一層；所述步驟3后還包括：選擇停留在所述預設目標層表面步驟。

3.如權利要求2所述的去除層次的方法，其特征在于，所述步驟3是是通過檢測聚焦離子束中的電子束來實現選擇停留在所述預設目標層表面。

4.如權利要求1所述的去除層次的方法，其特征在于，所述步驟3是是通過檢測聚焦離子束中的電子束來實現去除所述預設目標層之上的一層或多層的定位的。

5.如權利要求1所述的去除層次的方法，其特征在于，所述集成電路芯片的截面為四個，所述集成電路芯片的被研磨截面選自所述目標樣品距所述四個起始截面中最近的一個截面進行。

6.如權利要求5所述的去除層次的方法，其特征在于，在采用截面研磨的方式對截面研磨時，所述最終停止截面垂直于所述集成電路芯片的多層結構中的層。

7.如權利要求1所述的去除層次的方法，其特征在于，在研磨結束后，所述被截面研磨面最終停止的截面距目標樣品的距離為1～4微米。

8.如權利要求7所述的去除層次的方法，其特征在于，所述被截面研磨面最終停止的截面距目標樣品的距離為1.5微米。

9.如權利要求1所述的去除層次的方法，其特征在于，所述截面研磨的方式為化學機械研磨、蝕刻法或離子研磨法。

10.如權利要求1所述的去除層次的方法，其特征在于，所述預設目標層為柵極氧化層、CT層或金屬層。