[發(fā)明專利]一種在芯片失效分析過程中去除層次的方法

有效

• 申請?zhí)枺?/td>: 201310460450.4
• 申請日: 2013-09-30
• 公開（公告）號: CN103499476A
• 公開（公告）日: 2014-01-08
• 發(fā)明（設(shè)計(jì)）人: 陳強(qiáng)
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: G01N1/28
• 分類號: G01N1/28
• 代理公司: 上海天辰知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

1.一種在集成電路芯片失效分析過程中去除層次的方法，用于暴露具有多層結(jié)構(gòu)的集成電路芯片的至少一預(yù)設(shè)目標(biāo)層，其中，所述的目標(biāo)層中包含需檢測的目標(biāo)樣品，其特征在于，包括如下步驟：

步驟S1：采用截面研磨的方式，選取所述集成電路芯片的一個(gè)截面作為被研磨截面，將所述被研磨截面研磨至最終停止截面；其中，所述最終停止截面距目標(biāo)樣品的距離為微米級；

步驟S2：將被研磨出截面的所述集成電路芯片樣品，放入聚焦離子束裝置的工藝腔中，并將研磨出的截面與聚焦離子束發(fā)射方向相對設(shè)置，以使所述預(yù)設(shè)的目標(biāo)層與所述聚焦離子束發(fā)射方向相平行；

步驟S3：使用聚焦離子束，從集成電路芯片的表面層開始去除所述預(yù)設(shè)目標(biāo)層之上的一層或多層。

2.如權(quán)利要求1所述的去除層次的方法，其特征在于，所述預(yù)設(shè)目標(biāo)層為一層；所述步驟3后還包括：選擇停留在所述預(yù)設(shè)目標(biāo)層表面步驟。

3.如權(quán)利要求2所述的去除層次的方法，其特征在于，所述步驟3是是通過檢測聚焦離子束中的電子束來實(shí)現(xiàn)選擇停留在所述預(yù)設(shè)目標(biāo)層表面。

4.如權(quán)利要求1所述的去除層次的方法，其特征在于，所述步驟3是是通過檢測聚焦離子束中的電子束來實(shí)現(xiàn)去除所述預(yù)設(shè)目標(biāo)層之上的一層或多層的定位的。

5.如權(quán)利要求1所述的去除層次的方法，其特征在于，所述集成電路芯片的截面為四個(gè)，所述集成電路芯片的被研磨截面選自所述目標(biāo)樣品距所述四個(gè)起始截面中最近的一個(gè)截面進(jìn)行。

6.如權(quán)利要求5所述的去除層次的方法，其特征在于，在采用截面研磨的方式對截面研磨時(shí)，所述最終停止截面垂直于所述集成電路芯片的多層結(jié)構(gòu)中的層。

7.如權(quán)利要求1所述的去除層次的方法，其特征在于，在研磨結(jié)束后，所述被截面研磨面最終停止的截面距目標(biāo)樣品的距離為1～4微米。

8.如權(quán)利要求7所述的去除層次的方法，其特征在于，所述被截面研磨面最終停止的截面距目標(biāo)樣品的距離為1.5微米。

9.如權(quán)利要求1所述的去除層次的方法，其特征在于，所述截面研磨的方式為化學(xué)機(jī)械研磨、蝕刻法或離子研磨法。

10.如權(quán)利要求1所述的去除層次的方法，其特征在于，所述預(yù)設(shè)目標(biāo)層為柵極氧化層、CT層或金屬層。