[發明專利]自組裝單層原位氣相沉積作為銅助粘劑及擴散阻障件的方法

在審

• 申請號: 201310455370.X
• 申請日: 2013-09-29
• 公開（公告）號: CN104517893A
• 公開（公告）日: 2015-04-15
• 發明（設計）人: 童津泓
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明一般涉及半導體領域，并且更尤指自組裝單層(self-assembled?monolayer)原位(in-situ)氣相沉積的方法。

背景技術

隨著集成電路裝置尺寸持續縮減以達到較高的操作頻率、較低的功耗、以及整體較高的生產力，制造可靠的互連對于制造及效能兩方面已變得日益困難。

為了制造具有快操作速度的可靠裝置，銅(Cu)因為其相較于鋁具有較低電阻并且較不易產生電子遷移與應力遷移而正成為選用以形成互聯線的材料。

然而，Cu有各種缺點。例如，Cu對SiO₂及其它介電材料的粘著強度差。因此，需要可靠的擴散阻障件及助粘劑以使銅互連可實現。某些目前所使用的接口阻障層材料包括鉭(Ta)、鉭氮化物(TaN)以及鈦(TiN)。這些層在通過習知方法予以沉積時難以形成為均勻并且連續的層件。這在所要予以沉積的層件厚度小于10納米時以及此等層件形成如通孔(via)般呈高深寬比(aspect?ratio)（例如，深度比寬度）特征時尤其真實。已知Cu/覆蓋層接口會促成電子遷移(EM)故障，因此優化Cu/覆蓋接口(cap?interface)對于EM可靠度效能具有關鍵性。因此，期望具有用于形成銅助粘劑及擴散阻障件的改良型方法。

發明內容

一般而言，本發明的具體實施例提供用于自組裝單層原位氣相沉積作為銅助粘劑及擴散阻障件的方法。銅區域在介電層中形成。由自組裝單層制成的擴散阻障件沉積在銅區域上方。覆蓋層沉積在自組裝單層上方。在某些具體實施例中，覆蓋層及自組裝單層在相同的處理室中予以沉積。本發明的具體實施例相較于先前技術的阻障層材料可提供如制造程序期間降低不希望有的銅區域氧化風險、減少材料浪費、以及改善銅區域與覆蓋層之間阻障層的粘著性及有效性等優點。

本發明的一個態樣包括形成半導體結構的方法。本方法包括在介電層中形成通孔；在通孔中形成第一阻障層；在通孔中形成銅區域；在銅區域上方沉積第二阻障層；以及在第二阻障層上方沉積覆蓋層。沉積第二阻障層包括在化學氣相沉積工具室中沉積自組裝單層。

本發明的另一個態樣包括形成半導體結構的方法。本方法包括在介電層中形成通孔；在通孔中形成第一阻障層；在通孔中形成銅區域；在銅區域上方沉積第二阻障層；以及在第二阻障層上方沉積覆蓋層。沉積第二阻障層包括在原子層沉積工具室中沉積自組裝單層。

本發明的另一態樣包括形成半導體結構的方法。本方法包括在介電層中形成通孔；在通孔中形成第一阻障層；在通孔中形成銅區域；在銅區域上方沉積第二阻障層；以及在第二阻障層上方沉積覆蓋層。沉積第二阻障層包括在等離子增強型化學氣相沉積工具室中沉積自組裝單層。

附圖說明

搭配附圖經由下文本發明各種態樣的詳述將得以更輕易地理解本發明的這些及其它特征，其中：

圖1表示本發明一具體實施例于起始點(starting?point)的半導體結構；

圖2根據描述性具體實施例表示形成通孔的后續處理步驟后的半導體結構；

圖3根據描述性具體實施例表示形成第一阻障層的后續處理步驟后的半導體結構；

圖4根據描述性具體實施例表示形成銅區域的后續處理步驟后的半導體結構；

圖5根據描述性具體實施例表示形成第二阻障層的后續處理步驟后的半導體結構；

圖6根據描述性具體實施例表示形成覆蓋層的后續處理步驟后的半導體結構；

圖7根據描述性具體實施例表示流程圖；以及

圖8表示用于實施描述性具體實施例的沉積工具的一部分。

圖式未必依照比例。圖式僅用于表述，用意不在于描繪本發明的特定參數。圖式的用意在于僅描繪本發明的一般具體實施例，并且因而不應該予以視為范疇內的限制。在圖式中，相稱的組件符號代表相稱的組件。

符號說明

100??半導體結構

102??介電層

104??通孔

106??第一阻障層

108??銅區域

110??第二阻障層、SAM層

112??覆蓋層

200??半導體結構

300??半導體結構

400??半導體結構

500??半導體結構

600??半導體結構

700??流程圖

750、752、754、756、758??程序步驟

800??沉積工具

870??處理室

872??晶圓

874??基座