[發明專利]一種結型場效應管

有效

• 申請號: 201310455231.7
• 申請日: 2013-09-29
• 公開（公告）號: CN104518008B
• 公開（公告）日: 2017-12-22
• 發明（設計）人: 潘光燃;石金成;高振杰;文燕;王焜
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/06;H01L29/808
• 代理公司: 北京銀龍知識產權代理有限公司11243
• 代理人: 許靜,黃燦

技術領域

本發明涉及半導體器件領域，特別涉及一種結型場效應管。

背景技術

結型場效應管（Junction Field Effect Transistor，縮寫為JFET）是最常見的半導體器件之一，包括N溝道結型場效應管和P溝道結型場效應管，在實踐應用中，常用的是N溝道JFET（下文中的JFET都是指N溝道JFET）。

N溝道JFET的基本結構是在N型半導體的兩側擴散形成兩個P型摻雜區，構成兩個PN結，這兩個P型摻雜區即JFET的柵極，在兩個P型摻雜區之間的N型半導體區即JFET的溝道，N型半導體的兩端分別為JFET的源極和漏極。圖1所示是常見的JFET結構，如圖1所示，在P型襯底15的上表層中形成N型輕摻雜區10，在N型輕摻雜區10的上表層中形成P型摻雜區14，在N型輕摻雜區10的兩端形成N型重摻雜區（N+）11和12，11和12分別為JFET的漏極和源極；N型輕摻雜區10上表層中的P型摻雜區14和N型輕摻雜區10底部的P型襯底15即JFET的柵極，分別稱之為正柵和背柵；P型重摻雜區（P+）13的作用僅在于減小P型襯底15從上表面引出時的接觸電阻。在源漏電極之間，以及源電極12和P型重摻雜區（P+）13之間還形成有場氧化層16。

JFET器件的主要特性參數包括：夾斷電壓、漏源擊穿電壓、電流導通能力。簡述如下：

以圖1為例，N型輕摻雜區10與P型摻雜區14構成一個正柵PN結，N型輕摻雜區10與P型襯底15構成一個背柵PN結，在柵極施加負電壓，PN結的耗盡區隨負壓的增大而展寬，當正柵PN結的耗盡區和背柵PN結的耗盡區碰到一起時，對應的柵極負壓值即JFET的夾斷電壓。夾斷電壓的絕對值越小，對JFET的控制也就越簡單。因此，夾斷電壓的絕對值越小越好。

當漏極11承受高電壓時，在N型輕摻雜區10中的電場增大，最終導致某個位置的電場強度達到雪崩擊穿的臨界電場，致使漏極電流急劇增大，對應的漏極電壓即JFET的漏源擊穿電壓。漏源擊穿電壓越大，JFET可允許的工作電壓范圍也就越大。因此，漏源擊穿電壓越大越好。N型輕摻雜區10中的電場分布越均勻，可獲得的漏源擊穿電壓也就越大。

JFET的電流導通能力越大越好，其主要取決于N型輕摻雜區10的雜質濃度。

在器件結構不變的情況下，N型輕摻雜區10的摻雜濃度越大，其電流導通能力也就越大，但同時其夾斷電壓也越大、漏源擊穿電壓越小，即，三者參數之間存在矛盾關系。

發明內容

本發明提供一種結型場效應管，用以解決現有的JFET結構通過增加溝道的摻雜濃度，提高電流導通能力時，器件的夾斷電壓也越大，漏源擊穿電壓卻越小，不能同時保證JFET具有較高的電流導通能力和漏源擊穿電壓、較小的夾斷電壓的問題。

為解決上述技術問題，本發明提供所述結型場效應管包括：

P型襯底；

位于所述P型襯底上表層中的第一N型輕摻雜區，位于所述第一N型輕摻雜區兩端的上表層中的第一N型重摻雜區和第二N型重摻雜區，所述第一N型重摻雜區和所述第二N型重摻雜區分別作為所述結型場效應管的漏極和源極；

位于所述漏極和所述源極之間的第一場氧化層；

靠近所述源極的正柵；

位于所述第一N型輕摻雜區底部且位于所述漏極下方的第二N型輕摻雜區；

位于所述第一N型輕摻雜區底部且位于所述正柵下方的第一P型輕摻雜區，所述第一P型輕摻雜區作為所述結型場效應管的背柵；

位于所述第二N型輕摻雜區和第一P型輕摻雜區之間且靠近所述第二N型輕摻雜區的第二P型輕摻雜區。

本發明的上述技術方案的有益效果如下：

上述技術方案中，JFET的背柵形成在JFET的溝道和P型襯底之間，并與正柵的位置對應，從而在柵極施加負電壓時，正柵PN結的耗盡區和背柵PN結的耗盡區隨負壓的增大而縱向延伸，而非橫向展寬，可以獲得較小的夾斷電壓。同時，由于主要由耗盡區的橫向擴展來承受漏源電壓，而不是由常規的PN結直接承受高電壓；而且通過在JFET的溝道和P型襯底之間且靠近漏極形成P型輕摻雜區，使得JFET溝道中的電場分布更均勻；并在JFET的溝道和P型襯底之間且位于漏極下方形成N型輕摻雜區，防止JFET的溝道和P型襯底構成的PN結在漏極端的底部發生擊穿，因此可以獲得更高的漏源擊穿電壓。從而大大緩解了夾斷電壓、漏源擊穿電壓和電流導通能力三個參數之間的矛盾。

附圖說明

圖1表示現有JFET的結構示意圖；