[發明專利]半導體封裝結構的形成方法有效
| 申請號: | 201310455180.8 | 申請日: | 2013-09-29 |
| 公開(公告)號: | CN103489804A | 公開(公告)日: | 2014-01-01 |
| 發明(設計)人: | 石磊;陶玉娟 | 申請(專利權)人: | 南通富士通微電子股份有限公司 |
| 主分類號: | H01L21/60 | 分類號: | H01L21/60;H01L23/485 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 226006 江*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 封裝 結構 形成 方法 | ||
技術領域
本發明涉及半導體封裝領域,特別涉及一種半導體封裝結構的形成方法。
背景技術
半導體封裝是指將晶圓按照產品型號及功能需求加工得到獨立芯片的過程。現有半導體封裝包括引線鍵合封裝和倒裝芯片封裝等方式。與引線鍵合封裝方式相比,倒裝芯片封裝方式具有封裝密度高,散熱性能優良,輸入/輸出(I/O)端口密度高和可靠性高等優點。
較早的倒裝芯片封裝方式在芯片上設置焊墊,并利用設置在焊墊(包括輸入/輸出焊墊)上的凸點與封裝基板進行焊接,實現芯片封裝。隨著半導體行業向微型化方向發展,形成于晶圓上芯片的密度越來越大,相應的,晶圓上焊墊和凸點的密度越來越大,凸點之間的距離越來越小,僅利用較大體積的凸點直接與封裝基板進行焊接易出現凸點橋接的問題,即相鄰的凸點發生短路連接。
為解決凸點橋接問題,業界提出內連線銅柱技術(copper?interconnect?post?technology)。內連線銅柱技術中,芯片通過銅柱和位于銅柱上的凸點連接到封裝基板上。由于銅柱的引入,凸點的厚度可以大幅減小,凸點之間可具有較小的間距,因此凸點橋接問題被減弱,同時銅柱的引入還降低了封裝電路的電容承載(capacitance?load)。
現有技術公開了一種采用倒裝芯片封裝方式的芯片封裝方法,包括:
參考圖1,提供半導體基底100,所述半導體基底100上形成有焊墊層101;形成覆蓋所述半導體基底100和部分焊墊層101表面的鈍化層102,所述鈍化層102具有暴露焊墊層101部分表面的開口104;在鈍化層102上形成聚合物層103。
參考圖2,形成覆蓋所述聚合物層103和部分焊墊層101表面的凸下金屬層(Under?Bump?Metal,簡稱為UBM)105,所述凸下金屬層105作為后續電鍍形成金屬柱時的導電層和種子層;在所述凸下金屬層105上形成掩膜層106,所述掩膜層106中具有暴露焊墊層101上部分凸下金屬層105的開口107。
參考圖3,采用電鍍工藝在開口107(參考圖2)中填充滿金屬,形成金屬柱108;在金屬柱108表面形成焊料層109。
參考圖4,去除所述掩膜層106(參考圖3);去除金屬柱108兩側的聚合物層103表面的凸下金屬層105,無掩膜濕法刻蝕去除凸下金屬層105可以減小等離子刻蝕對金屬柱108的損傷,并且能減少凸下金屬層材料在聚合物層103表面的殘留;對焊料層進行回流工藝,形成凸點110。
但是,現有形成的封裝結構的可靠性較差,容易發生失效。
發明內容
本發明解決的問題是怎樣提高封裝工藝中器件的可靠性和穩定性。
為解決上述問題,本發明提供一種半導體封裝結構的形成方法,包括:提供半導體基底,所述半導體基底上形成有焊墊層;形成覆蓋所述半導體基底和部分焊墊層表面的鈍化層,所述鈍化層中具有暴露部分焊墊層表面的第一開口;在第一開口的側壁和底部以及鈍化層上形成凸下金屬層;形成覆蓋所述凸下金屬層的第一掩膜層,所述第一掩膜層具有暴露第一開口上的部分凸下金屬層的第二開口;在第二開口中形成金屬柱;去除所述第一掩膜層;在金屬柱的底部側壁和部分凸下金屬層上形成底層金屬層;以金屬柱和底層金屬層為掩膜,刻蝕去除金屬柱兩側的凸下金屬層。
可選的,所述底層金屬層的形成過程為:在所述金屬柱的底部側壁和部分凸下金屬層的表面上形成犧牲層;形成覆蓋所述金屬柱、凸下金屬層、和犧牲層的第二掩膜層,所述第二掩膜層中具有暴露犧牲層遠離金屬柱一端表面的第三開口;沿第三開口去除所述犧牲層,形成空腔,所述空腔與第三開口連通,并暴露出金屬柱的底部側壁和凸下金屬層的表面;在暴露的金屬柱的底部側壁和部分凸下金屬層表面上形成底層金屬層。
可選的,形成所述底層金屬層的工藝為電鍍或選擇性化學鍍。
可選的,形成底層金屬層后,去除所述第二掩膜層。
可選的,所述犧牲層的材料與凸下金屬層材料、金屬柱材料、第二掩膜層材料均不相同,所述犧牲層的材料為SiO2、SiN、SiON、多晶硅或無定形碳。
可選的,所述底層金屬層的材料與凸下金屬層的材料不相同。
可選的,形成所述底層金屬層的工藝為電鍍或選擇性化學鍍。
可選的,所述底層金屬層可以為單層或多層堆疊結構。
可選的,所述底層金屬層為雙層堆疊結構,所述雙層堆疊結構包括浸潤金屬層、位于浸潤金屬層上的填充金屬層。
可選的,所述浸潤金屬層為鎳、鈦、鉭中的一種或幾種,所述填充金屬層為鋁、鎢、銅、銀、錫、鉑、金中的一種或幾種。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于南通富士通微電子股份有限公司,未經南通富士通微電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310455180.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





