[發明專利]一種半導體器件的制作方法

有效

• 申請號: 201310454311.0
• 申請日: 2013-09-27
• 公開（公告）號: CN104517975B
• 公開（公告）日: 2017-07-07
• 發明（設計）人: 伏廣才;汪新學
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海光華專利事務所31219
• 代理人: 李儀萍

技術領域

本發明涉及一種半導體器件的制造方法，特別是涉及一種半導體器件的制作方法。

背景技術

背照式CMOS傳感器是近年來興起的一種新型傳感器，相比現有表面照射型圖像感應器，配線層在受光面之上，配線層會遮擋住部分入射光，背照式圖像感應器采用顛倒配線層和受光面位置的設計，能夠高效接收入射光，使得其感光能力和信噪比大幅提升，從而讓相機等設備可以實現在高ISO下的強大控噪能力。

在背照式圖像傳感器(BSI)等半導體器件的制造過程中，常常需要在半導體襯底上刻蝕出溝槽以用于形成焊盤(PAD)。然而，形成的同一個用于制造焊盤的溝槽，往往同時位于淺溝槽隔離(STI)與介質層(ILD)的上方，而ILD一般位于STI的下一層。因此，在對半導體襯底進行刻蝕以形成溝槽時，在對應STI的區域應保證刻蝕停止于STI之上，在對應ILD的區域則應保證刻蝕停止于ILD之上。

一般的背照式圖像傳感器至少包括半導體襯底、間隔制作于所述半導體襯底中的淺溝槽隔離以及結合于所述淺溝槽隔離及所述半導體襯底正面介質層。現有技術中，在半導體襯底上刻蝕形成用于制造焊盤的溝槽的工藝中，在刻蝕半導體襯底時通常采用干法刻蝕方法。并且，一般采用如下兩種干法刻蝕方法進行：第一種方法為采用SF₆作為刻蝕氣體進行干法刻蝕形成用于制造焊盤的溝槽。由于SF₆對硅(半導體襯底的材料)和氧化物(淺溝槽隔離和介質層的材料)的刻蝕選擇比一般大于30，具有很高的刻蝕選擇比，因此，在刻蝕形成溝槽的過程中，一般不會對溝槽位置處的淺溝槽隔離和介質層造成刻蝕；并且，形成的溝槽的側壁一般具有垂直的形貌。然而，由于半導體襯底在對應淺溝槽隔離的位置和對應介質層的位置處需要去除的深度不同(對應介質層位置處的半導體襯底需要被去除的較多)，因此往往造成在溝槽中在淺溝槽隔離位置處的半導體襯底被過度刻蝕而形成底切(undercut)現象，不利于后續金屬層的制作。

第二種方法為采用CF₄、Cl₂和HBr作為刻蝕氣體進行干法刻蝕形成用于制造焊盤的溝槽。由于CF₄、Cl₂和HBr對硅(半導體襯底的材料)和氧化物(淺溝槽隔離和介質層的材料)的刻蝕選擇比較小(小于5)，這一方案可以獲得較緩的溝槽側壁形貌且不會導致半導體襯底位于溝槽內且位于STI之上的部分形成底切(undercut)現象。因此，這可以改善后續形成的金屬層在溝槽的側壁位置的厚度。然而，由于CF₄、Cl₂和HBr對硅和氧化物的刻蝕選擇比較小，因此，在刻蝕形成溝槽的過程中，往往容易造成在溝槽中的淺溝槽隔離被過度刻蝕。

因此，上述兩種刻蝕方法各有優缺點，但均已難以滿足實際工業生產的對半導體器件性能的需求。因此，提供一種新的刻蝕方法實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種半導體器件的制作方法，用于解決現有技術中對半導體器件的刻蝕方法中半導體襯底或氧化物容易被過度刻蝕等問題。

為實現上述目的及其他相關目的，本發明提供一種半導體器件的制作方法，至少包括以下步驟：

1)提供一半導體結構，至少包括：半導體襯底、間隔制作于所述半導體襯底中的淺溝槽隔離以及結合于所述淺溝槽隔離及所述半導體襯底正面介質層，于所述半導體襯底背面制作具有刻蝕窗口的光刻掩膜，且所述刻蝕窗口垂向對應有淺溝槽隔離區域及介質層區域；

2)以第一刻蝕氣體對所述刻蝕窗口下方的半導體襯底進行刻蝕，使刻蝕停止于距所述淺溝槽隔離的上方第一距離的位置；

3)以第二刻蝕氣體對所述刻蝕窗口下方的半導體襯底繼續進行刻蝕，使刻蝕停止于距所述淺溝槽隔離的上方第二距離的位置，所述第二距離小于第一距離；

4)以第三刻蝕氣體對所述刻蝕窗口下方的半導體襯底繼續進行刻蝕，直至露出所述刻蝕窗口下方的淺溝槽隔離及介質層，形成用于制造焊盤的溝槽；

其中，所述第一刻蝕氣體對所述半導體襯底的刻蝕速率大于所述第二刻蝕氣體；所述第二刻蝕氣體對所述半導體襯底的刻蝕速率大于所述第三刻蝕氣體；所述第三刻蝕氣體對所述半導體襯底和所述淺溝槽隔離的刻蝕選擇比大于所述第二刻蝕氣體，并且，所述第三刻蝕氣體對所述半導體襯底和所述介質層的刻蝕選擇比大于所述第二刻蝕氣體。

作為本發明的半導體器件的制作方法的一種優選方案，所述半導體器件為背照式圖像傳感器。