[發明專利]箝位電路、半導體裝置和半導體裝置的箝位方法

有效

• 申請號: 201310454234.9
• 申請日: 2013-09-29
• 公開（公告）號: CN103715672B
• 公開（公告）日: 2018-11-09
• 發明（設計）人: 高在赫;金佑錫;金漢求;趙相容
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H02H9/00
• 分類號: H02H9/00;H01L27/02
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 王兆賡;戴嵩瑋

箝位電路、半導體裝置和半導體裝置的箝位方法。所述半導體裝置包括：第一高壓晶體管，具有柵極和第一電極，其中，第一電極連接到第一焊盤并且寄生電容形成在柵極和第一電極之間；箝位電路，連接到第一高壓晶體管的柵極，其中，箝位電路檢測由于靜電放電導致的第一高壓晶體管的柵極電壓的電平變化，并且根據檢測結果將第一高壓晶體管的柵極電壓箝位。

相關申請的交叉引用

本申請要求于2012年9月28日提交到韓國知識產權局的第10-2012-0109262號韓國專利申請的優先權，該申請的內容通過引用全部包含于此。

技術領域

本發明構思涉及箝位電路，更具體地講，涉及箝位電路、包括箝位電路的半導體裝置和半導體裝置的箝位方法。

背景技術

半導體裝置包括用于例如通過焊盤輸入/輸出信號或者處理內部信號的晶體管，諸如金屬氧化物半導體場效應晶體管（MOSFET）。靜電放電（ESD）可能損壞半導體裝置的敏感組件，因此半導體裝置可以包括用于保護組件免受ESD影響的設備。例如，半導體裝置可以包括用于保護敏感電子器件的ESD保護電路并且可以耗散積累的靜電電荷。然而，各種類型的半導體裝置仍然由于ESD而遭受性能劣化和器件損壞。

發明內容

本發明構思的示例性實施例提供了可以對半導體裝置執行箝位操作的箝位電路、包括箝位電路的半導體裝置和半導體裝置的箝位方法。

根據本發明構思的示例性實施例，提供了一種半導體裝置，所述半導體裝置包括：第一高電壓晶體管，具有柵極和第一電極，其中，第一電極連接到第一焊盤并且寄生電容形成在柵極和第一電極之間；箝位電路，連接到第一高電壓晶體管的柵極，其中，箝位電路檢測由于靜電放電（ESD）導致的第一高電壓晶體管的柵極電壓的電平變化，并且根據檢測結果對第一高電壓晶體管的柵極電壓進行箝位。

第一高電壓晶體管可以是控制電源傳輸的電源開關。

第一高電壓晶體管可以具有與地電壓連接的第二電極，并且第一高電壓晶體管是可以橫向擴散金屬氧化物半導體（LDMOS）晶體管。

箝位電路可以包括：觸發電路，產生觸發電壓，其中，觸發電壓的電平響應于第一高電壓晶體管的柵極電壓的電平增大而變化；箝位晶體管，響應于觸發電壓控制第一高電壓晶體管的柵極和地電壓之間的連接。

觸發電路可以包括：上拉單元，連接在第一高電壓晶體管的柵極和箝位晶體管的柵極之間并且上拉觸發電壓；下拉單元，連接在上拉單元和地電壓之間并且下拉觸發電壓。

上拉單元可以包括金屬氧化物半導體（MOS）晶體管，所述MOS晶體管具有施加有第一高電壓晶體管的柵極的第一電壓的源極和與施加第二電壓的第一節點連接的柵極，其中，MOS晶體管的基極電連接到第二電壓。

寄生二極管分量可以形成在第一高電壓晶體管的柵極和第一節點之間。

半導體裝置還可以包括驅動電路，驅動電路包括用于控制第一高電壓晶體管的驅動的至少一個電路，并且具有電壓作為箝位電路的操作電壓施加的節點。

半導體裝置還可以包括第二高電壓晶體管，其中，箝位電路共同連接到第一高電壓晶體管的柵極和第二高電壓晶體管的柵極。

根據本發明構思的示例性實施例，提供了一種箝位電路，所述箝位電路與LDMOS晶體管的柵極連接并且包括：ESD檢測單元，檢測由于ESD導致的LDMOS晶體管的柵極的電勢變化并且輸出控制信號；箝位晶體管，連接到LDMOS晶體管的柵極，其中，箝位晶體管的柵極接收控制信號，并且箝位晶體管響應于控制信號對LDMOS晶體管的柵極進行箝位。

ESD檢測單元可以包括第一MOS晶體管，第一MOS晶體管具有與LDMOS晶體管的柵極連接的第一電極和與箝位晶體管的柵極連接的第二電極，并且可以通過對LDMOS晶體管的柵極電壓進行切換來生成控制信號。