[發明專利]多網口智能網卡及數據處理方法

在審

• 申請號: 201310453543.4
• 申請日: 2013-09-29
• 公開（公告）號: CN103475493A
• 公開（公告）日: 2013-12-25
• 發明（設計）人: 鞠林濤
• 申請（專利權）人: 武漢希文科技股份有限公司
• 主分類號: H04L12/02
• 分類號: H04L12/02;G06F1/16
• 代理公司: 湖北武漢永嘉專利代理有限公司 42102
• 代理人: 喬宇

技術領域

本發明涉及網卡，尤其涉及一種多網口智能網卡及數據處理方法。?

背景技術

目前大多數計算機系統自帶的網卡模塊都是標準的，應用于網絡通訊，可以向上層的應用層程序提供標準的網絡包，但是這些普通的網卡不能滿足工業領域的特殊需求，很多實際的工業應用中對網絡通訊的速度、實時性有更高的要求，網絡數據包的格式也與標準的網絡通訊不同，因而對這些特殊的網絡應用進行通信網絡的監視和分析就需要針對性的設備，現有的普通網卡無法實現。?

發明內容

本發明要解決的技術問題在于針對現有技術中的網卡不能滿足工業領域的特殊要求的缺陷，提供一種速度快、走時準確的多網口智能網卡及數據處理方法。

本發明解決其技術問題所采用的技術方案是：

提供一種多網口智能網卡，包括FPGA芯片、存儲器、網絡管理芯片模塊、網絡變壓器模塊、光纖接口模塊和串行接口；

網絡變壓器模塊包括多個網絡變壓器；

光纖接口模塊包括多個光纖接口；

網絡管理芯片模塊與網絡變壓器模塊、光纖接口模塊連接，通過其接收被監視的網絡數據包，并發送給FPGA芯片；該網絡管理芯片模塊包括多個網絡管理芯片；

串行接口與FPGA芯片連接，接收外部對時信號，并轉發給FPGA芯片；

FPGA芯片接收串行接口轉發的對時信號，并接收網絡變壓器模塊和光纖接口模塊發送的網絡數據包，FPGA芯片對接收的網絡數據包按接收順序排列在數據包前增加接收序號和精確的接收時間，并發送給存儲器存儲。

本發明所述的多網口智能網卡中，FPGA芯片與CPU連接，在CPU訪問時，建立DMA通道，并通過PCIE接口將存儲器中存儲的相應數據發送給CPU。

本發明所述的多網口智能網卡中，所述存儲器為DDR2存儲芯片。

本發明所述的多網口智能網卡中，所述FPGA芯片包括主時鐘模塊、仿真模塊以及均與仿真模塊連接的對時模塊、MAC層處理模塊、數據處理模塊、存儲器控制模塊和PCIE接口模塊。

本發明所述的多網口智能網卡中，網絡變壓器模塊包括四個網絡變壓器；光纖接口模塊包括四個光纖接口；該網絡管理芯片模塊包括四個網絡管理芯片。

本發明解決其技術問題所采用的另一技術方案是：

提供一種基于FPGA的多網口智能網卡的數據處理方法，包括以下步驟：

通過并行的多個網絡變壓器或多個光纖接口獲取被監視的網絡數據；

通過串行接口接收外部的對時信號，獲得高精度的時間信息；

對獲取的網絡數據進行并行預處理，將網絡數據包按接收順序排列在數據包前增加接收序號和精確的接收時間；

將經過預處理的網絡數據發送給存儲器存儲。

本發明所述的方法中，還包括步驟：

在CPU訪問時，建立DMA通道，并通過PCIE接口將存儲器中存儲的相應數據發送給CPU。

本發明產生的有益效果是：本發明的多網口智能網卡基于FPGA技術，可以支持多路網絡數據，可同時接入多路網絡數據或者光纖數據，可有效降低成本；通過對接收到的網絡數據先進行預處理，能夠極大的降低CPU的負荷率，提高網絡監視的效率和可靠性；通過高速運行的FPGA芯片，對網絡數據包標注高精度的時標信息，可滿足計算機實時操作系統也無法達到的高分辨率要求。

附圖說明

下面將結合附圖及實施例對本發明作進一步說明，附圖中：

圖1是本發明實施例多網口智能網卡的結構示意圖；

圖2是本發明實施例FPGA芯片的結構示意圖；

圖3是本發明實施例基于FPGA的多網口智能網卡的數據處理方法流程圖。

具體實施方式

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本發明，并不用于限定本發明。

本發明實施例多網口智能網卡，如圖1所示，包括FPGA芯片1、存儲器2、網絡管理芯片模塊3、網絡變壓器模塊4、光纖接口模塊5和串行接口6；

網絡變壓器模塊4包括多個網絡變壓器；光纖接口模塊5包括多個光纖接口；網絡管理芯片模塊3與網絡變壓器模塊4、光纖接口模塊5連接，通過網絡變壓器模塊4和光纖接口模塊5接收被監視的網絡數據包，并發送給FPGA芯片1。本發明的實施例中，網絡管理芯片模塊3接收到數據包后，通過GMII接口將數據送到FPGA芯片1中進行預處理。該網絡管理芯片模塊3包括多個網絡管理芯片。