[發(fā)明專利]一種基于FPGA的永磁同步電機(jī)控制芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 201310452681.0
• 申請(qǐng)日: 2013-09-17
• 公開（公告）號(hào): CN103516279A
• 公開（公告）日: 2014-01-15
• 發(fā)明（設(shè)計(jì)）人: 陳平;蔡述庭;謝云
• 申請(qǐng)（專利權(quán)）人: 廣東工業(yè)大學(xué)
• 主分類號(hào): H02P21/00
• 分類號(hào): H02P21/00
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明涉及基于FPGA控制永磁同步電機(jī)變頻調(diào)速的芯片。

技術(shù)背景

在自控系統(tǒng)中，輸出量能準(zhǔn)確快速跟隨輸入量的變化的系統(tǒng)稱為伺服系統(tǒng)。永磁同步電機(jī)作為執(zhí)行元件，因而系統(tǒng)可稱為永磁同步電機(jī)伺服系統(tǒng)。伺服系統(tǒng)分為位置伺服和速度伺服。文章所指的FPGA控制芯片作為速度伺服系統(tǒng)的主控芯片。

永磁同步電機(jī)伺服系統(tǒng)，重點(diǎn)應(yīng)用到精密設(shè)備之中。廣泛應(yīng)用到航天航空，機(jī)器人和數(shù)控機(jī)床等領(lǐng)域。電機(jī)的輸出響應(yīng)，動(dòng)態(tài)跟隨和靜態(tài)誤差等指標(biāo)，決定著整個(gè)伺服系統(tǒng)乃至整套設(shè)備的性能。永磁同步電機(jī)速度伺服系統(tǒng)，要求電機(jī)能靜止平滑啟動(dòng)，快速響應(yīng)給定速度指令，速度超調(diào)小，震蕩小，靜態(tài)誤差小，抗干擾能力強(qiáng)。這就需要整定好PI參數(shù)。速度PI的增益大有利于速度快速響應(yīng)，但容易產(chǎn)生震蕩，速度積分系數(shù)大有利于減小穩(wěn)妥誤差，但容易發(fā)生輸出飽和，導(dǎo)致速度超調(diào)。電流PI的增益大有利于輸出力矩響應(yīng)快，同樣容易導(dǎo)致不穩(wěn)定，積分系數(shù)大有利于減小穩(wěn)態(tài)誤差，也容易引發(fā)飽和產(chǎn)生超調(diào)。

國(guó)內(nèi)基于DSP控制永磁同步電機(jī)的方案已經(jīng)非常成熟，甚至已經(jīng)實(shí)現(xiàn)了參數(shù)自辯式，PI參數(shù)自整定，模糊控制等。也有出現(xiàn)以DSP為主控芯片搭配FPGA作為協(xié)控芯片的方案。方案的主要目的是減少DSP處理器的負(fù)擔(dān)，F(xiàn)PGA作為DSP的硬件加速器，處理運(yùn)算量大，算法簡(jiǎn)單的功能，DSP空出更多的資源處理算法復(fù)雜的功能。完全采用FPGA芯片作為主控芯片，集信號(hào)采集，運(yùn)算，控制，通信等功能于一體的方案比較少見(jiàn)?；趩纹現(xiàn)PGA完成復(fù)雜的數(shù)字信號(hào)處理，邏輯運(yùn)算，脫離CPU的參與，完全基于陣列式硬件LEs單元實(shí)現(xiàn)，具有并行特性，運(yùn)算速度快，適合處理算法復(fù)雜運(yùn)算量大的系統(tǒng)。

發(fā)明內(nèi)容

針對(duì)目前DSP控制電機(jī)存在速度瓶頸的問(wèn)題，提出以FPGA作為主控芯片，集成信號(hào)采集，數(shù)字運(yùn)算，控制，通信等功能于一體，單片完成電機(jī)變頻調(diào)速矢量控制的功能。

FPGA永磁同步電機(jī)控制芯片，片內(nèi)包括Nios?II處理器子系統(tǒng)和基于LEs的硬件電路。Nios?II處理器承擔(dān)與上位機(jī)Labview通信，通過(guò)SCI接口接收來(lái)自Labview的數(shù)值，寫入相應(yīng)的PIO核，改變電機(jī)參數(shù)；同時(shí)讀取電機(jī)的參數(shù)寄存器值，發(fā)送至Labview顯示；Nios?II處理器子系統(tǒng)總線32Bits，掛接在總線上的IP核包括Nios?II處理器核，SCI核，及數(shù)據(jù)寬度不同的P10核。

基于門陣列邏輯單元實(shí)現(xiàn)的電路包括SVPWM脈沖發(fā)生模塊，坐標(biāo)變換模塊：clark，park，I_park，PI調(diào)節(jié)器模塊，正余弦計(jì)算模塊，角度計(jì)算模塊，速度計(jì)算模塊，AD控制器模塊，各類濾波模塊。

通過(guò)Labview界面，可以輸入速度指令，點(diǎn)擊啟動(dòng)按鈕，電機(jī)靜止平穩(wěn)快速啟動(dòng)，并在Labview界面實(shí)時(shí)顯示速度曲線，電流波形，PI輸出等曲線，修改速度指令，電機(jī)轉(zhuǎn)速快速跟隨相應(yīng)。改變電機(jī)負(fù)載，電機(jī)快速抗干擾，反饋速度無(wú)差跟隨指令速度。

本發(fā)明與已有的技術(shù)相比，其有益效果體現(xiàn)在：1，并行的工作方式，運(yùn)行速度快，比DSP串行的工作方式有更大的數(shù)據(jù)吞吐量；2，高集成度，集眾多功能于一體，減少外圍分立IC元件，減小PCB板體積；3，嵌入Nios?II處理器靈活處理通信，過(guò)流保護(hù)，電機(jī)狀態(tài)控制等功能；4，管腳用戶自定義，分配靈活，有利于PCB布局；5，F(xiàn)PGA設(shè)計(jì)靈活，快速驗(yàn)證，開發(fā)周期短；6，下載后形成基于LEs的硬件電路，比軟件代碼有更好的保密性。

附圖說(shuō)明

圖1為本發(fā)明所指的伺服控制系統(tǒng)框圖。

圖2為本發(fā)明所指的FPGA電機(jī)控制芯片內(nèi)部詳細(xì)原理框圖。

圖3為本發(fā)明所指的FPGA電機(jī)控制芯片片內(nèi)電路頂層結(jié)構(gòu)。

具體實(shí)施方式

附圖1為伺服控制系統(tǒng)框圖，系統(tǒng)包括：FPGA控制芯片，功率驅(qū)動(dòng)板，永磁同步電機(jī)M，電流，光電脈沖采集板，上位機(jī)PC，存儲(chǔ)器Flash和SDRAM。