[發(fā)明專利]用于LTE RRU的模擬BBU測試裝置、系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201310450537.3
• 申請日: 2013-09-27
• 公開（公告）號: CN103458432A
• 公開（公告）日: 2013-12-18
• 發(fā)明（設(shè)計）人: 章磊
• 申請（專利權(quán)）人: 武漢郵電科學研究院
• 主分類號: H04W24/00
• 分類號: H04W24/00
• 代理公司: 武漢科皓知識產(chǎn)權(quán)代理事務所(特殊普通合伙) 42222
• 代理人: 嚴彥

1.一種用于LTE?RRU的模擬BBU測試裝置，所述RRU為基站處理單元，所述BBU為射頻拉遠單元，其特征在于：包括處理器模塊、邏輯模塊、光接口模塊和時鐘模塊，處理器模塊、邏輯模塊、光接口模塊依次電性連接，時鐘模塊向邏輯模塊、光接口模塊和處理器模塊分別輸出時鐘信號；

所述處理器模塊，包括CPU芯片及與CPU芯片分別連接的CPLD、存儲單元和接口電路；

所述邏輯模塊，包括FPGA和SRAM，F(xiàn)PGA和SRAM連接；

所述光接口模塊包括串并轉(zhuǎn)換單元和光電轉(zhuǎn)換單元，串并轉(zhuǎn)換單元和光電轉(zhuǎn)換單元連接。

2.根據(jù)權(quán)利要求1所述用于LTE?RRU的模擬BBU測試裝置，其特征在于：所述時鐘模塊輸出的時鐘信號包括50M時鐘和122.88M時鐘；其中，50M時鐘由晶振芯片提供，122.88M時鐘通過時鐘芯片提供，時鐘芯片以串并轉(zhuǎn)換單元在上行測試過程中恢復的122.88M時鐘或10M時鐘為參考時鐘，?10M時鐘為外接提供或者由晶振芯片提供。

3.根據(jù)權(quán)利要求2所述用于LTE?RRU的模擬BBU測試裝置，其特征在于：所述處理器模塊的CPU芯片通過POWER?PC實現(xiàn)；所述存儲單元包括FPGA和SDRAM。

4.根據(jù)權(quán)利要求1或2或3所述用于LTE?RRU的模擬BBU測試裝置實現(xiàn)的測試系統(tǒng)，其特征在于：包括模擬BBU測試裝置、被測RRU、計算機、頻譜分析儀和信號源，計算機與模擬BBU測試裝置通過RS232串口線和網(wǎng)線連接，模擬BBU測試裝置與被測RRU通過光纖連接，被測RRU與頻譜分析儀、信號源分別通過射頻測試線連接。

5.根據(jù)權(quán)利要求4所述用于LTE?RRU的模擬BBU測試系統(tǒng)實現(xiàn)的測試方法，其特征在于：通過計算機配置模擬BBU測試裝置的光口速率和IQ數(shù)據(jù)源文件，對被測RRU在多種制式和多種帶寬下進行測試，所述多種制式包括TDD-LTE和FDD-LTE，所述多種帶寬包括5M、10M、15M、20M和40M，所述測試包括下行測試過程和上行測試過程。

6.根據(jù)權(quán)利要求5所述測試方法，其特征在于：配置IQ數(shù)據(jù)源文件的實現(xiàn)方式是，將IQ數(shù)據(jù)源文件存儲在處理器模塊的FLASH中，開始下行測試過程時加載到邏輯模塊中的SRAM中。

7.根據(jù)權(quán)利要求6所述測試方法，其特征在于：下行測試過程實現(xiàn)方式如下，

模擬BBU測試裝置中，CPU芯片根據(jù)系統(tǒng)需求和計算機的配置指令產(chǎn)生控制管理信息，并通過FPGA將IQ數(shù)據(jù)源文件加載到SRAM中，F(xiàn)PGA從SRAM中載入IQ數(shù)據(jù)源文件，將IQ數(shù)據(jù)源文件中的IQ數(shù)據(jù)與控制管理信息編碼，以并行數(shù)據(jù)的形式發(fā)送給光接口模塊，光接口模塊中的串并轉(zhuǎn)換單元將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)并發(fā)送到光電轉(zhuǎn)換單元，通過光電轉(zhuǎn)換單元將串行數(shù)據(jù)從電信號轉(zhuǎn)換為光信號，通過光纖下發(fā)光信號給被測RRU；頻譜分析儀分析被測RRU的下行通道指標。

8.根據(jù)權(quán)利要求6所述測試方法，其特征在于：上行測試過程實現(xiàn)方式如下，

信號源產(chǎn)生的信號經(jīng)過被測RRU內(nèi)部處理后，被測RRU將所得基帶數(shù)據(jù)通過光信號上傳至模擬BBU測試裝置；模擬BBU測試裝置中，光電轉(zhuǎn)換單元將光信號轉(zhuǎn)換為電信號并發(fā)送到串并轉(zhuǎn)換單元，再通過串并轉(zhuǎn)換單元將串行數(shù)據(jù)形式的電信號轉(zhuǎn)換為并行數(shù)據(jù)，F(xiàn)PGA將并行數(shù)據(jù)形式的基帶數(shù)據(jù)進行解調(diào)得到IQ數(shù)據(jù)和控制管理信息，并輸出到處理器模塊進行處理，處理器模塊對控制管理信息進行相應處理，并將IQ數(shù)據(jù)發(fā)送到計算機；在計算機對所接收的IQ數(shù)據(jù)進行分析。