[發(fā)明專利]用于平面襯底的雙外延CMOS集成有效
| 申請?zhí)枺?/td> | 201310444504.8 | 申請日: | 2013-09-23 |
| 公開(公告)號: | CN103824812B | 公開(公告)日: | 2018-06-22 |
| 發(fā)明(設計)人: | N·勞貝特;B·普拉納撒蒂哈蘭 | 申請(專利權(quán))人: | 意法半導體公司;國際商業(yè)機器公司 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238;H01L27/146 |
| 代理公司: | 北京市金杜律師事務所 11256 | 代理人: | 王茂華 |
| 地址: | 美國得*** | 國省代碼: | 美國;US |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 柵極電極 硬掩模 去除 襯底 硅鍺 集成電路結(jié)構(gòu) 側(cè)壁間隔物 成本發(fā)明 硅鍺區(qū)域 外延生長 硅鍺碳 剩余物 圖案化 光刻 漏極 源極 集成電路 延伸 | ||
1.一種形成集成電路結(jié)構(gòu)的方法,包括:
形成與在n型區(qū)域和p型區(qū)域二者之上的柵極電極相鄰的硅鍺(SiGe)區(qū)域;
在所述p型區(qū)域中的結(jié)構(gòu)之上形成和圖案化硬掩模,其中所述硬掩模的剩余物在所述硬掩模被圖案化時保留于與在所述n型區(qū)域之上的所述柵極電極相鄰并且在所述硅鍺區(qū)域之上的間隔物上;
相對于所述硬掩模的材料選擇性地去除與在所述n型區(qū)域之上的所述柵極電極相鄰的所述硅鍺區(qū)域;
外延生長與在所述n型區(qū)域之上的所述柵極電極相鄰的硅鍺碳(Si(Ge)C)區(qū)域以取代所去除的硅鍺區(qū)域;以及
在所述硅鍺碳區(qū)域以下的層中注入源極/漏極延伸。
2.根據(jù)權(quán)利要求1所述的方法,其中所述硬掩模包括氮化硅(SiN)。
3.根據(jù)權(quán)利要求1所述的方法,還包括去除所述硅鍺區(qū)域的與在所述n型區(qū)域之上的所述柵極電極相鄰并且在所述硬掩模剩余物之下的部分。
4.根據(jù)權(quán)利要求3所述的方法,其中所述硅鍺碳生長于所述硬掩模剩余物之下。
5.根據(jù)權(quán)利要求4所述的方法,還包括:
在外延生長與在所述n型區(qū)域之上的所述柵極電極相鄰并且在所述硬掩模剩余物之下的所述硅鍺碳區(qū)域之后,去除所述硬掩模剩余物。
6.根據(jù)權(quán)利要求5所述的方法,其中:
注入所述源極/漏極延伸發(fā)生在去除所述硬掩膜剩余物之前。
7.根據(jù)權(quán)利要求1所述的方法,其中在選擇性地去除與在所述n型區(qū)域之上的所述柵極電極相鄰的所述硅鍺區(qū)域和外延生長與在所述n型區(qū)域之上的所述柵極電極相鄰的硅鍺碳區(qū)域以取代所去除的硅鍺區(qū)域期間,所述硬掩模保留于所述p型區(qū)域中的結(jié)構(gòu)之上。
8.根據(jù)權(quán)利要求1所述的方法,其中所述硅鍺區(qū)域鄰接在所述n型區(qū)域之上的所述柵極電極上的側(cè)壁間隔物。
9.根據(jù)權(quán)利要求1所述的方法,其中所述硬掩模由氮化硅形成。
10.根據(jù)權(quán)利要求9所述的方法,還包括使用鹽酸(HCl)以去除與在所述n型區(qū)域之上的所述柵極電極相鄰的所述硅鍺區(qū)域而不去除所述硬掩模的剩余物。
11.一種集成電路結(jié)構(gòu),包括:
在襯底上的n型區(qū)域和p型區(qū)域二者之上的柵極電極;
在通過去除硅鍺區(qū)域而留下的至少定義空間中與在所述n型區(qū)域之上的所述柵極電極相鄰的硅鍺碳(Si(Ge)(C))區(qū)域,其中所述硅鍺碳區(qū)域鄰接在所述n型區(qū)域之上的所述柵極電極上的側(cè)壁間隔物;以及
在所述側(cè)壁間隔物上并且在所述硅鍺碳區(qū)域之上的圖案化硬掩模的剩余物。
12.根據(jù)權(quán)利要求11所述的集成電路結(jié)構(gòu),其中所述硬掩模剩余物由氮化硅形成。
13.根據(jù)權(quán)利要求11所述的集成電路結(jié)構(gòu),其中外延地生長所述硅鍺碳區(qū)域。
14.一種集成電路結(jié)構(gòu),包括:
在襯底上的n型區(qū)域和p型區(qū)域二者之上的柵極電極;
與在所述p型區(qū)域之上的所述柵極電極相鄰的硅鍺(SiGe)區(qū)域;
在所述p型區(qū)域上的結(jié)構(gòu)之上的圖案化硬掩模;
用于在所述n型區(qū)域之上的所述柵極電極上的側(cè)壁間隔物上的所述硬掩模的材料的剩余物;以及
與在所述n型區(qū)域之上的所述柵極電極相鄰并且在所述硬掩模剩余物之下的包含至少硅和鍺的區(qū)域。
15.根據(jù)權(quán)利要求14所述的集成電路結(jié)構(gòu),其中與在所述n型區(qū)域之上的所述柵極電極相鄰并且在所述硬掩模剩余物之下的包含至少硅和鍺的所述區(qū)域是與在所述p型區(qū)域之上的所述柵極電極相鄰的所述硅鍺區(qū)域并行形成的硅鍺區(qū)域。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于意法半導體公司;國際商業(yè)機器公司,未經(jīng)意法半導體公司;國際商業(yè)機器公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310444504.8/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





