[發(fā)明專利]一種全數(shù)字化多通道實(shí)時(shí)同步局部放電檢測儀

有效

• 申請?zhí)枺?/td>: 201310439146.1
• 申請日: 2013-09-24
• 公開（公告）號: CN103487734A
• 公開（公告）日: 2014-01-01
• 發(fā)明（設(shè)計(jì)）人: 陳忠偉;劉玉嶺;祁雪;房燕
• 申請（專利權(quán)）人: 江蘇新亞高電壓測試設(shè)備有限公司
• 主分類號: G01R31/14
• 分類號: G01R31/14
• 代理公司: 南京蘇科專利代理有限責(zé)任公司 32102
• 代理人: 董旭東

1.?一種全數(shù)字化多通道實(shí)時(shí)同步局部放電檢測儀，包括八通道信號輸入端單元，每一信號輸入單元的信號輸出端依次經(jīng)粗調(diào)電路、前置放大電路、細(xì)調(diào)電路、低通高通濾波電路、主放大電路與A/D轉(zhuǎn)換電路的信號輸入端相連，所述A/D轉(zhuǎn)換電路與FPGA電路的信號輸入端相連，所述FPGA與上位機(jī)進(jìn)行數(shù)據(jù)通信，所述FPGA電路上還連接有八個(gè)與通道相對應(yīng)的緩存單元，其特征在于，每一通道上的主放大電路的輸出端均對應(yīng)連接有一A/D轉(zhuǎn)換電路，每一所述A/D轉(zhuǎn)換電路的信號輸出端對應(yīng)連接有光耦隔離電路的信號輸入端相連，每一所述光耦隔離電路的信號輸出端均與FPGA電路的信號輸入端相連。

2.?根據(jù)權(quán)利要求1所述的一種全數(shù)字化多通道實(shí)時(shí)同步局部放電檢測儀，其特征在于，所述FPGA電路上還連接有主控微處理器，所述主控微處理器上連接有八個(gè)分控微處理器，每一分控微處理器對應(yīng)連接在相應(yīng)通道的粗調(diào)電路、前置放大電路、細(xì)調(diào)電路、低通高通濾波電路、主放大電路上。

3.?根據(jù)權(quán)利要求1或2所述的一種全數(shù)字化多通道實(shí)時(shí)同步局部放電檢測儀，其特征在于，所述FPGA電路與上位機(jī)之間經(jīng)PCI-E接口完成數(shù)據(jù)交換。