[發(fā)明專利]一種全數(shù)字化多通道實時同步局部放電檢測儀

有效

• 申請?zhí)枺?/td>: 201310439146.1
• 申請日: 2013-09-24
• 公開（公告）號: CN103487734A
• 公開（公告）日: 2014-01-01
• 發(fā)明（設計）人: 陳忠偉;劉玉嶺;祁雪;房燕
• 申請（專利權(quán)）人: 江蘇新亞高電壓測試設備有限公司
• 主分類號: G01R31/14
• 分類號: G01R31/14
• 代理公司: 南京蘇科專利代理有限責任公司 32102
• 代理人: 董旭東

技術(shù)領域

本發(fā)明涉及一種檢測儀表，特別涉及一種局部放電檢測儀。

背景技術(shù)

隨著電機、變壓器、導線等越來越多行業(yè)產(chǎn)品絕緣技術(shù)要求的逐步提高和規(guī)范，局部放電檢測儀的使用范圍也更為廣泛，用戶對局部放電檢測儀的性能也有了更高的要求。現(xiàn)國產(chǎn)的局部放電檢測儀有些方面亟待改進，具體如下：

1）局部放電信號輸入通道容量不夠。現(xiàn)最大只能到4通道，有的雖然是多通道，由于采用模擬信號分時的A/D采集，多通道局部放電信號采集沒有做到真正的實時同步，但只能分時顯示，并不是真正意義上的多通道，還不能滿足某些行業(yè)需要更多信號通道同步同時顯示的要求；

2）抗干擾能力不強，目前為了提高局部放電信號信噪比，高壓試驗地與數(shù)字地是相連的，隨著該類產(chǎn)品使用場合的電壓等級越來越高，更為嚴重的高壓共模干擾會直接影響到局部放電檢測儀正常穩(wěn)定運行。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種全數(shù)字化多通道實時同步局部放電檢測儀，解決了現(xiàn)有技術(shù)中的多通道不能同步顯示的問題，提高局部放電檢測儀的抗干擾能力。

本發(fā)明的目的是這樣實現(xiàn)的：一種全數(shù)字化多通道實時同步局部放電檢測儀，包括八通道信號輸入端單元，每一信號輸入單元的信號輸出端依次經(jīng)粗調(diào)電路、前置放大電路、細調(diào)電路、低通高通濾波電路、主放大電路與A/D轉(zhuǎn)換電路的信號輸入端相連，所述A/D轉(zhuǎn)換電路與FPGA電路的信號輸入端相連，所述FPGA與上位機進行數(shù)據(jù)通信，所述FPGA電路上還連接有八個與通道相對應的緩存單元，其特征在于，每一通道上的主放大電路的輸出端均對應連接有一A/D轉(zhuǎn)換電路，每一所述A/D轉(zhuǎn)換電路的信號輸出端對應連接有光耦隔離電路的信號輸入端相連，每一所述光耦隔離電路的信號輸出端均與FPGA電路的信號輸入端相連。

本發(fā)明工作時，檢測信號從信號輸入單元輸入，該檢測信號經(jīng)粗調(diào)電路、前置放大電路、細調(diào)電路、低通高通濾波電路、主放大電路處理后輸出穩(wěn)定的模擬信號給A/D轉(zhuǎn)換單元，A/D轉(zhuǎn)換單元將轉(zhuǎn)化成的數(shù)字信號經(jīng)光耦隔離電路處理后可通過FPGA電路存儲在緩存單元中，F(xiàn)PGA電路將檢測到的信號與上位機進行通信。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果在于：本發(fā)明通過為每一通道對應配置獨立的A/D轉(zhuǎn)換單元，保證了通道信號傳輸?shù)耐叫裕ＷC了信號的同時顯示，真正實現(xiàn)多通道顯示，同時，通過設置光耦隔離電路，起到降噪作用，保證了信號傳輸?shù)姆€(wěn)定性，提高了信號傳輸過程的抗干擾能力，確保了局部放電檢測儀穩(wěn)定運行。本發(fā)明可用于局部放電試驗中。

為了提高本發(fā)明控制過程的自動化程度，所述FPGA電路上還連接有主控微處理器，所述主控微處理器上連接有八個分控微處理器，每一分控微處理器對應連接在相應通道的粗調(diào)電路、前置放大電路、細調(diào)電路、低通高通濾波電路、主放大電路上。使得局放模擬信號的粗調(diào)、細調(diào)、低通選擇、高通選擇等都通過上位機軟件界面按鈕來控制，實現(xiàn)全數(shù)字化管理。

為了進一步保證信號傳輸?shù)姆€(wěn)定性，實現(xiàn)最大八通道局放信號的實時處理，所述FPGA電路與上位機之間經(jīng)PCI-E接口完成數(shù)據(jù)交換。保證采集到的數(shù)據(jù)能及時上傳，供上位機電腦分析、處理、顯示、保存。

附圖說明

圖1為本發(fā)明控制原理框圖。

圖2為本發(fā)明中粗調(diào)電路的電路原理圖。

圖3為本發(fā)明中前置放大電路的電路原理圖。

圖4為本發(fā)明中細調(diào)電路的電路原理圖。

圖5為本發(fā)明中低通高通濾波電路的電路原理圖。

圖6為本發(fā)明中主放大電路的電路原理圖。

具體實施方式

如圖1所示的一種全數(shù)字化多通道實時同步局部放電檢測儀，包括八通道信號輸入端單元，每一通道信號輸入單元的信號輸出端依次經(jīng)粗調(diào)電路、前置放大電路、細調(diào)電路、低通高通濾波電路、主放大電路與A/D轉(zhuǎn)換電路的信號輸入端相連，A/D轉(zhuǎn)換電路與FPGA電路的信號輸入端相連，F(xiàn)PGA與上位機進行數(shù)據(jù)通信，F(xiàn)PGA電路上還連接有八個與通道相對應的緩存單元，其特征在于，每一通道上的主放大電路的輸出端均對應連接有一A/D轉(zhuǎn)換電路，每一A/D轉(zhuǎn)換電路的信號輸出端對應連接有光耦隔離電路的信號輸入端相連，每一光耦隔離電路的信號輸出端均與FPGA電路的信號輸入端相連，F(xiàn)PGA電路上還連接有主控微處理器，主控微處理器上連接有八個分控微處理器，每一分控微處理器對應連接在相應通道的粗調(diào)電路、前置放大電路、細調(diào)電路、低通高通濾波電路、主放大電路上，F(xiàn)PGA電路與上位機之間經(jīng)PCI-E接口完成數(shù)據(jù)交換。