[發明專利]多處理器并行處理應用的總線架構

在審

• 申請號: 201310438833.1
• 申請日: 2013-09-24
• 公開（公告）號: CN103500150A
• 公開（公告）日: 2014-01-08
• 發明（設計）人: 李延龍;蔣大海;李寶香;張寶華;吳述超;魏民權;侯林杰
• 申請（專利權）人: 許繼集團有限公司;許繼電氣股份有限公司;國家電網公司
• 主分類號: G06F13/36
• 分類號: G06F13/36
• 代理公司: 鄭州睿信知識產權代理有限公司 41119
• 代理人: 胡泳棋

技術領域

本發明涉及一種多處理器并行處理應用的總線架構。

背景技術

控制保護平臺是直流輸電工程換流站二次側的核心設備，是直流輸電控制保護系統的神經中樞。在高壓直流輸電工程中，控制保護平臺應用于站控、極控、閥組控制、交直流保護等諸多場合。總結其共性特點，都是多處理器的并行處理應用，即在一個機箱內根據應用的復雜程度，配置若干CPU，每個CPU與相應的外圍I/O插件組合，最終形成多個具有特定功能的處理集合。但在傳統的設計中，一個機箱內所有的CPU和外圍插件均插在（共享）一塊并行總線背板之上。如此，機箱內任何一個CPU需要使用總線資源（如訪問其附屬的外圍插件或訪問其它CPU數據）時，就會排它性地占用背板總線，其它CPU插件與總線訪問關聯的任務必將受到影響。

隨著以IEC61850標準為基礎的數字變電站技術的推廣和深入普及，直流輸電工程應用中的智能換流站體系研究和設備開發也已進入實質階段。

目前主流的直流輸電控制保護平臺多采用基于標準高速并行總線背板的多處理架構。但是，并行背板對于機箱內的多CPU來講是一個競爭的公共資源。當有多個CPU同時發起總線訪問請求時，需要通過總線仲裁、獲取總線使用權之后，才可以占用總線資源，完成相關的數據訪問，對實時性要求較高的任務產生極為不利的影響。隨著智能換流站概念的提出和發展，對直流輸電控制保護平臺提出了更高的要求，要求其能承受更加頻繁，數據量更大的通訊，以滿足任務的快速響應需求，使控制保護平臺中并行總線的訪問瓶頸問題更加突出。因此，開發一種新型的并行處理架構，提高系統的總線使用效率具有十分重要的意義。

發明內容

本發明的目的是提供一種多處理器并行處理應用的總線架構，以解決現有多處理器并行處理應用中存在的總線競爭問題。

為實現上述目的，本發明的多處理器并行處理應用的總線架構技術方案如下：總線為并行設置的N段子母線，每段子母線上連接有至少一個CPU插件，N為大于等于2的自然數。

所述N設為3。

還設有與所述各段子母線的CPU插件通訊的通訊總線，通訊總線包括M條串行通道，每個CPU插件設有至少M個通訊接口，每個CPU插件的各通訊接口與各串行通道一一對應連接。

所述每個CPU插件的其中一個通訊接口為發送接口，其他通訊接口為接收接口；各CPU插件的發送接口與各串行通道一一對應。

本發明的多處理器并行處理應用的總線架構將并行總線進行分段，提供多條并行總線（即提供更多的可用資源），單一公共總線競爭，轉化為分段內的總線競爭；由于分段內的CPU數量減少，分段內總線的負荷情況得到改善；且分段間相互獨立、互不影響，從而在總體上，相比較于傳統單一并行總線結構，分段型多總線使總線資源的競爭瓶頸顯著弱化；分段型多總線結構為一個機箱內直流輸電應用功能的配置優化提供了更合理的選擇。這樣段與段之間就避免相互搶占總線的現象，同時又很好的將功能單元進行劃分；采用多收發節點串行總線用于多處理器之間數據交換，這樣既解決了任意槽位處理器之間相互通訊的問題，同時也提高了處理器之間的通訊效率，滿足實時性要求較高的多任務、多CPU并行處理應用；技術上具有較好的延續性和向前兼容性，可以節約后續的研發投資，僅需局部更改CPU和背板，其它各種類型的IO插件無需改動，這樣可以使投資效益最大化。

附圖說明

圖1是分段并行總線實施例的結構示意圖；

圖2是多收發節點串行總線技術原理示意圖；

圖3是全交換串行總線實施例的結構示意圖。

具體實施方式

一、多處理器并行處理應用的總線架構：分段并行

如圖1所示，多處理器并行處理應用的總線架構中，總線為并行設置的N段子母線，每段子母線上連接有至少一個CPU插件，N為大于等于2的自然數，N值的設置與CPU板卡、I/O板卡量相關，該處將N設置為3。

將傳統共享的并行總線進行分段（分為3段），每一段內都是一套完整功能的并行總線背板結構，從整體機箱的角度形成分段型的多總線架構。

在高壓直流輸電系統的應用中，一個機箱內小于等于3個CPU的情況最為常見。那么若將一條高速并行總線分成3段并列的總線，將滿足絕大部分的應用需要，當然也可以增加備用子母線，以備更多處理器時使用。物理上來講，將原并行總線進行分段成多個子母線，則每段子母線在傳輸數據、原理方面與原并行總線均相同，即N段中的每一段都是一套完整功能的并行總線結構，從整體機箱的角度形成分段型的多總線架構。