[發(fā)明專利]抗單粒子瞬態(tài)脈沖CMOS電路

有效

• 申請?zhí)枺?/td>: 201310438775.2
• 申請日: 2013-09-24
• 公開（公告）號: CN103546145A
• 公開（公告）日: 2014-01-29
• 發(fā)明（設計）人: 宿曉慧;畢津順;羅家俊;韓鄭生;郝樂
• 申請（專利權(quán)）人: 中國科學院微電子研究所
• 主分類號: H03K19/0948
• 分類號: H03K19/0948
• 代理公司: 北京漢昊知識產(chǎn)權(quán)代理事務所(普通合伙) 11370
• 代理人: 朱海波;何平

技術(shù)領(lǐng)域

本發(fā)明涉及抗輻照加固電路技術(shù)領(lǐng)域，具體的說，本發(fā)明涉及一種抗單粒子瞬態(tài)脈沖電路。

背景技術(shù)

航天技術(shù)是衡量一個國家現(xiàn)代化水平和綜合國力的重要標志，集成電路作為航天器的核心，其性能和功能己成為各種航天器性能的主要衡量指標之一。為了應對當前及未來航天技術(shù)發(fā)展的挑戰(zhàn)，各國都在積極研制高性能、高抗輻照能力的集成電路。近年來我國航天事業(yè)發(fā)展迅速，載人航天工程、探月工程、“北斗”導航定位系統(tǒng)、“天宮”等重大航天應用抗輻照集成電路提出了迫切的需求。

單粒子效應，是指航天及地面等輻射環(huán)境中存在的高能粒子，在芯片內(nèi)部敏感區(qū)域引發(fā)電離輻射所產(chǎn)生的輻射損傷效應。電離輻射在粒子運動軌跡上產(chǎn)生密集的電子/空穴對，當這些電子/空穴對被電路節(jié)點收集時，可能改變電路正常工作狀態(tài)，導致數(shù)據(jù)錯誤，工作失常，芯片燒毀等嚴重后果。

單粒子效應主要可分為兩大類：

硬錯誤：是指造成器件本身永久性損壞，如單粒子燒毀，單粒子柵穿等；

軟錯誤：是指電路邏輯電平發(fā)生改變，存儲數(shù)據(jù)發(fā)生錯誤，但器件本身并沒有造成永久性損壞。其最主要的兩種類型為單粒子翻轉(zhuǎn)和單粒子瞬變；

單粒子翻轉(zhuǎn)是指輻射導致存儲電路狀態(tài)發(fā)生翻轉(zhuǎn)，通常發(fā)生在SRAM，DRAM等大規(guī)模存儲陣列中，單粒子翻轉(zhuǎn)產(chǎn)生的錯誤率同時鐘頻率無關(guān)；

單粒子瞬態(tài)SET（Single?Event?Transient）是指輻射導致電路節(jié)點電壓、電流產(chǎn)生瞬時變化，產(chǎn)生單粒子瞬態(tài)脈沖，該脈沖在電路中傳播可引起鎖相環(huán)，運算放大器等模擬電路工作異常，也可能傳輸?shù)酱鎯﹄娐返妮斎攵耍瑢е聦懭脲e誤數(shù)據(jù)。單粒子瞬變產(chǎn)生的錯誤率隨時鐘頻率的增加線性增加。

隨著工藝尺寸縮減以及時鐘頻率的增加，單粒子效應引起集成電路的失效越來越嚴重，并且單粒子瞬態(tài)脈沖已經(jīng)超過單粒子翻轉(zhuǎn)成為軟錯誤的主要來源。因此設計一種電路，濾除單粒子瞬態(tài)脈沖信號，可以有效防止瞬態(tài)脈沖的繼續(xù)傳播，避免對后級電路的影響，將顯著提高電路的抗單粒子水平。

目前主要的抗單粒子瞬態(tài)脈沖電路主要有兩類：時間冗余方法，空間冗余方法。延遲-裁決電路是常見的時間冗余方法，該方法是指將組合邏輯的輸出分別經(jīng)過2個不同的延時通路，將原信號和兩個延遲信號輸入給裁決電路，裁決電路通過多數(shù)表決決定最終的輸出。常見的空間冗余方法是三倍冗余電路，即做三塊一樣的組合電路，三者輸出給裁決電路，根據(jù)多數(shù)表決輸出正確結(jié)果，需要原電路3倍以上的面積。改進的二倍冗余結(jié)構(gòu)，也需要原來的2倍以上面積。而時間冗余方法也需要較大面積來實現(xiàn)兩路延遲通路。

目前，還有人提出了通過改進末端時序單元的時間冗余采樣技術(shù)，以不同相位的時鐘在多個時間點采樣鎖存組合邏輯的輸出，通過比較采樣結(jié)果來濾除SET脈沖。采用該方法也需要實現(xiàn)兩級相位延遲，以及三個鎖存器以及裁決電路，硬件消耗較大。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種能解決上述問題的抗單粒子瞬態(tài)脈沖電路。

在一個方面，本發(fā)明提供了一種抗單粒子瞬態(tài)脈沖CMOS電路，包括：

第一緩沖器，其輸入端接收輸入信號，其輸出端輸出第一緩沖信號，用于消除“低高低”型脈沖；

第二緩沖器，其輸入端接收輸入信號，其輸出端輸出第二緩沖信號，用于消除“高低高”型脈沖；

第一PMOS管、第三PMOS管、第一NMOS管和第三NMOS管，其中第一PMOS管的源端接電源電壓，第一PMOS管的漏端連接第三PMOS管的源端，第三PMOS管的漏端連接第一NMOS管的漏端，第一NMOS管的源端連接第三NMOS管的漏端，第三NMOS管的源端接地；第一PMOS管和第三PMOS管的襯底接電源，第一NMOS管和第三NMOS管的襯底接地；

第二PMOS管、第四PMOS管、第二NMOS管和第四NMOS管，其中第二PMOS管的源端接電源電壓，第二PMOS管的漏端連接第四PMOS管的源端，第四PMOS管的漏端連接第二NMOS管的漏端，第二NMOS管的源端連接第四NMOS管的漏端，第四NMOS管的源端接地；第二PMOS管、第四PMOS管的襯底接電源、第二NMOS管和第四NMOS管的襯底接地；

其中，第一PMOS管和第二PMOS管的漏端相連，第三PMOS管和第四PMOS管的漏端相連形成反相輸出節(jié)點；

輸出反相器，其輸入端連接反相輸出節(jié)點，輸出反相器的輸出信號作為抗單粒子瞬態(tài)脈沖CMOS電路的輸出信號；