[發明專利]集成電路的可靠性分析測試結構及其測試方法

有效

• 申請號: 201310435704.7
• 申請日: 2013-09-23
• 公開（公告）號: CN104465616B
• 公開（公告）日: 2017-10-27
• 發明（設計）人: 鐘怡
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;G01R31/26;G01R31/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅,李時云

技術領域

本發明涉及半導體制造業中的可靠性(Reliability)領域，特別是涉及一種集成電路的可靠性分析測試結構及其測試方法。

背景技術

隨著半導體器件特征尺寸的不斷縮小，器件之間的隔離區域隨之也要進行相應的縮小。傳統使用的硅的區域氧化(Localized Oxidation of Silicon，簡稱LOCOS)技術由于采用了場氧化工藝，所以氧化膜的深度以及由于氧化而在隔離區邊緣的有源區上產生的鳥嘴效應限制了這一技術的進一步應用。淺槽隔離(Shallow Trench Isolation，簡稱STI)技術則是深亞微米工藝的標準隔離技術。目前0.18μm技術成為大規模產品的主流技術。STI是以氮化硅為保護層，通過光刻與刻蝕在硅單晶基板中刻出溝槽，再填入等離子體增強化學氣相沉積(PECVD)高密度氧化硅(HDP)作為介電物質，以實現集成電路中器件之間電學隔離的隔離方案。

如圖1所示，在現有技術中的，淺槽隔離會在有源區與隔離區過渡的隔離區角落上形成向下凹陷的形狀(如圖1中圓形區域所示)，稱作邊溝(divot)。邊溝深度會影響在其附近的半導體(MOS)器件特征，由于邊溝的形成而導致在這個部分填入的多晶硅在有源區的側墻形成反型層而導致寄生的電流通路，進而影響器件的電學特征。

但是，現有技術中并沒有刻意準確評估邊溝對淺槽隔離可靠性影響的結構。因此，如何提供一種集成電路的可靠性分析測試結構及其測試方法，能準確評估邊溝對淺槽隔離可靠性的影響，已成為本領域技術人員需要解決的問題。

發明內容

本發明的目的在于，提供一種集成電路的可靠性分析測試結構及其測試方法，能準確評估邊溝對淺槽隔離可靠性的影響。

為解決上述技術問題，本發明提供一種集成電路的可靠性分析測試結構，包括：

襯底，包含至少一有源區和至少一隔離區，所述有源區和隔離區平行排列；

至少一第一柵極結構，位于所述襯底上，所述至少一第一柵極結構橫跨所述有源區和隔離區上；

第一金屬線結構，通過第一通孔與所述至少一第一柵極結構連接；

至少一第二柵極結構，位于所述襯底上，所述至少一第二柵極結構橫跨所述有源區和隔離區上，并與所述至少一第一柵極結構平行排列；

第二金屬線結構，通過第二通孔與所述至少一第二柵極結構連接；

電介質，所述襯底、第一柵極結構、第一通孔、第二柵極結構和第二通孔通過所述電介質絕緣間隔。

進一步的，在所述集成電路的可靠性分析測試結構中，所述集成電路的可靠性分析測試結構包括兩個以上所述第一柵極結構和兩個以上所述第二柵極結構，所述第一柵極結構和第二柵極結構交錯排列。

進一步的，在所述集成電路的可靠性分析測試結構中，所述第一金屬線結構和第二金屬線結構均為一條金屬連接線，所述第一金屬線結構與第一柵極結構相垂直，所述第二金屬線結構與第二柵極結構相垂直，所述第一金屬線結構和第二金屬線結構分別位于所述第一柵極結構和第二柵極結構的兩側。

進一步的，在所述集成電路的可靠性分析測試結構中，所述測試結構還包括第一墊片和第二墊片，其中，所述第一金屬線結構的一端和所述第一墊片連接，所述第二金屬線結構的一端和所述第二墊片連接，所述第一墊片和第二墊片用于分別為所述第一金屬線結構和第二金屬線結構傳遞電信號。

進一步的，在所述集成電路的可靠性分析測試結構中，所述集成電路的可靠性分析測試結構還具有至少一第三通孔，所述第三通孔位于所述第一柵極結構和第二柵極結構之間，所述第三通孔的一端連接所述有源區，另一端連接一第三金屬線結構。

進一步的，在所述集成電路的可靠性分析測試結構中，所述第三金屬線結構位于第一金屬互連層。

進一步的，在所述集成電路的可靠性分析測試結構中，所述測試結構還包括第三墊片，所述第三金屬線結構的一端和所述第三墊片連接，所述第三墊片用于為所述第三金屬線結構傳遞電信號。

進一步的，在所述集成電路的可靠性分析測試結構中，所述第一金屬線結構和第二金屬線結構均位于第一金屬互連層。

進一步的，本發明還提供一種集成電路中可靠性分析的測試方法，包括：

根據如上所述的測試結構實際形成待測試結構；

測試所述第一金屬線結構和第二金屬線結構之間的電學可靠性。

進一步的，在所述集成電路中可靠性分析的測試方法中，所述測試所述第一金屬線結構和第二金屬線結構之間的電學可靠性的步驟包括：