[發(fā)明專利]集成電路的可靠性分析測(cè)試結(jié)構(gòu)及其測(cè)試方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310435704.7
• 申請(qǐng)日: 2013-09-23
• 公開（公告）號(hào): CN104465616B
• 公開（公告）日: 2017-10-27
• 發(fā)明（設(shè)計(jì)）人: 鐘怡
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L23/544
• 分類號(hào): H01L23/544;G01R31/26;G01R31/28
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)31237
• 代理人: 屈蘅,李時(shí)云

1.一種集成電路的可靠性分析測(cè)試結(jié)構(gòu)，包括：

襯底，包含至少一有源區(qū)和至少一隔離區(qū)，所述有源區(qū)和隔離區(qū)平行排列；

至少一第一柵極結(jié)構(gòu)，位于所述襯底上，所述至少一第一柵極結(jié)構(gòu)橫跨所述有源區(qū)和隔離區(qū)上；

第一金屬線結(jié)構(gòu)，通過第一通孔與所述至少一第一柵極結(jié)構(gòu)連接；

至少一第二柵極結(jié)構(gòu)，位于所述襯底上，所述至少一第二柵極結(jié)構(gòu)橫跨所述有源區(qū)和隔離區(qū)上，并與所述至少一第一柵極結(jié)構(gòu)平行排列；

第二金屬線結(jié)構(gòu)，通過第二通孔與所述至少一第二柵極結(jié)構(gòu)連接；

至少一第三通孔，所述第三通孔位于所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)之間，所述第三通孔的一端連接所述有源區(qū)，另一端連接一第三金屬線結(jié)構(gòu)；

電介質(zhì)，所述襯底、第一柵極結(jié)構(gòu)、第一通孔、第二柵極結(jié)構(gòu)、第二通孔和第三通孔通過所述電介質(zhì)絕緣間隔。

2.如權(quán)利要求1所述的集成電路的可靠性分析測(cè)試結(jié)構(gòu)，其特征在于，所述集成電路的可靠性分析測(cè)試結(jié)構(gòu)包括兩個(gè)以上所述第一柵極結(jié)構(gòu)和兩個(gè)以上所述第二柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)交錯(cuò)排列。

3.如權(quán)利要求2所述的集成電路的可靠性分析測(cè)試結(jié)構(gòu)，其特征在于，所述第一金屬線結(jié)構(gòu)和第二金屬線結(jié)構(gòu)均為一條金屬連接線，所述第一金屬線結(jié)構(gòu)與第一柵極結(jié)構(gòu)相垂直，所述第二金屬線結(jié)構(gòu)與第二柵極結(jié)構(gòu)相垂直，所述第一金屬線結(jié)構(gòu)和第二金屬線結(jié)構(gòu)分別位于所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的兩側(cè)。

4.如權(quán)利要求1所述的集成電路的可靠性分析測(cè)試結(jié)構(gòu)，其特征在于，所述測(cè)試結(jié)構(gòu)還包括第一墊片和第二墊片，其中，所述第一金屬線結(jié)構(gòu)的一端和所述第一墊片連接，所述第二金屬線結(jié)構(gòu)的一端和所述第二墊片連接，所述第一墊片和第二墊片用于分別為所述第一金屬線結(jié)構(gòu)和第二金屬線結(jié)構(gòu)傳遞電信號(hào)。

5.如權(quán)利要求1所述的集成電路的可靠性分析測(cè)試結(jié)構(gòu)，其特征在于，所述第三金屬線結(jié)構(gòu)位于第一金屬互連層。

6.如權(quán)利要求1所述的集成電路的可靠性分析測(cè)試結(jié)構(gòu)，其特征在于，所述測(cè)試結(jié)構(gòu)還包括第三墊片，所述第三金屬線結(jié)構(gòu)的一端和所述第三墊片連接，所述第三墊片用于為所述第三金屬線結(jié)構(gòu)傳遞電信號(hào)。

7.如權(quán)利要求1所述的集成電路的可靠性分析測(cè)試結(jié)構(gòu)，其特征在于，所述第一金屬線結(jié)構(gòu)和第二金屬線結(jié)構(gòu)均位于第一金屬互連層。

8.一種集成電路中可靠性分析的測(cè)試方法，包括：

根據(jù)如權(quán)利要求1所述的測(cè)試結(jié)構(gòu)實(shí)際形成待測(cè)試結(jié)構(gòu)；

測(cè)試所述第一金屬線結(jié)構(gòu)和第二金屬線結(jié)構(gòu)之間的電學(xué)可靠性。

9.如權(quán)利要求8所述的集成電路中可靠性分析的測(cè)試方法，其特征在于，所述測(cè)試所述第一金屬線結(jié)構(gòu)和第二金屬線結(jié)構(gòu)之間的電學(xué)可靠性的步驟包括：

在所述第一金屬線結(jié)構(gòu)和第二金屬線結(jié)構(gòu)之間施加電壓，測(cè)量所述第一金屬線結(jié)構(gòu)和第二金屬線結(jié)構(gòu)之間電流；或，在所述第一金屬線結(jié)構(gòu)和第二金屬線結(jié)構(gòu)之間施加電流，測(cè)量所述第一金屬線結(jié)構(gòu)和第二金屬線結(jié)構(gòu)之間的電壓。

10.如權(quán)利要求8或9所述的集成電路中可靠性分析的測(cè)試方法，其特征在于，所述集成電路中可靠性分析的測(cè)試方法還包括：

測(cè)試所述第一金屬線結(jié)構(gòu)和第三金屬線結(jié)構(gòu)之間的電學(xué)可靠性；或/和，測(cè)試所述第二金屬線結(jié)構(gòu)和第三金屬線結(jié)構(gòu)之間的電學(xué)可靠性。