[發明專利]用于先進后端工藝線互連的組合大馬士革和減薄金屬刻蝕的系統及方法無效
| 申請號: | 201310433537.2 | 申請日: | 2013-09-16 |
| 公開(公告)號: | CN103915375A | 公開(公告)日: | 2014-07-09 |
| 發明(設計)人: | J·H·張;L·A·克萊文杰;C·拉登斯;徐移恒;W·克利邁耶;C·戈德堡 | 申請(專利權)人: | 意法半導體公司;國際商業機器公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L23/522;H01L23/528 |
| 代理公司: | 北京市金杜律師事務所 11256 | 代理人: | 王茂華;張寧 |
| 地址: | 美國得*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 先進 后端 工藝 互連 組合 大馬士革 金屬 刻蝕 系統 方法 | ||
技術領域
本公開涉及集成電路設計的領域。本公開更具體地涉及在集成電路裸片內的金屬互連。
背景技術
隨著集成電路技術持續縮小尺寸至更小的技術節點,線互連的后端工藝變得非常有挑戰性且難以實現。使用諸如雙圖案化之類的復雜圖案化方案來提供越來越小的互連特征部。由于集成電路內的過孔和金屬線變得越來越小且越來越靠近,在集成電路內可能出現許多問題。這些問題可以包括在制造期間光刻掩膜的對準困難以及集成電路的壽命期間的與時間有關的電擊穿和電遷移。
發明內容
一個實施例是在集成電路裸片中形成金屬互連的方法。由在集成電路裸片的襯底上的第一導電層形成第一金屬跡線。在襯底和第一金屬跡線上形成金屬間電介質層。
然后,金屬間電介質層被圖案化且被刻蝕,以在金屬間電介質層中形成暴露第一金屬跡線的寬溝槽。在寬溝槽中沉積導電材料與第一金屬跡線接觸。刻蝕導電材料以在其中形成溝槽。溝槽從導電材料限定導電插塞。導電插塞由溝槽彼此隔離。每個導電插塞與相應的第一金屬跡線接觸。
附圖說明
圖1是根據一個實施例的集成電路裸片的截面圖。
圖2是根據一個實施例的在第一金屬間電介質層中形成了第一溝槽的集成電路裸片的截面圖。
圖3是根據一個實施例的在第一溝槽中打開了更多溝槽的集成電路裸片的截面圖。
圖4是根據一個實施例的具有沉積在溝槽中的阻擋層的集成電路裸片的截面圖。
圖5是根據一個實施例的具有填充溝槽的導電材料的集成電路裸片的截面圖。
圖6是根據一個實施例的導電材料被平坦化的集成電路裸片的截面圖。
圖7A是根據一個實施例的具有在限定金屬插塞的導電材料中刻蝕的第三溝槽的集成電路裸片的截面圖。
圖7B是根據替選實施例的具有在限定金屬插塞的導電材料中刻蝕的第三溝槽的集成電路裸片的截面圖。
圖8是根據一個實施例的保護電介質層形成在金屬插塞上和在第三溝槽的側壁上之后的集成電路裸片的截面圖。
圖9是根據一個實施例的保護電介質層形成在金屬插塞上和填充第三溝槽之后的集成電路裸片的截面圖。
圖10A是根據一個實施例的具有包括雙足分支結構的金屬互連的集成電路裸片的截面圖。
圖10B是根據替選實施例的具有包括雙足分支結構的金屬互連的集成電路裸片的截面圖。
具體實施方式
圖1是包括半導體襯底32和電介質層36的集成電路裸片30的截面圖。晶體管34形成在襯底32中。第一掩膜跡線38a和38b形成在襯底32上。每個金屬跡線38a、38b由薄阻擋層40加襯。第一金屬跡線38a和38b以及電介質層36被覆蓋在電介質覆蓋層42中。雖然在圖1中示出了六個第一金屬跡線,但是在本文中僅僅標出了兩個第一金屬跡線38a和38b。
電介質層36在圖1中示出為單層,然而實際上,電介質層36可以包括設置在其中形成了晶體管34的半導體襯底32的頂部上的導電層和電介質層。盡管沒有示出,但是在電介質層36之下的電介質層中可以形成其它的金屬跡線、過孔和信號線。第一金屬跡線38a和38b是導電信號承載線,其允許信號穿通集成電路裸片30,包括傳送至集成電路裸片30以外的晶體管34和金屬接觸,諸如接觸焊盤、焊料球或引線等。在圖1中所示的集成電路裸片30中,在第一金屬層的第一金屬跡線38a和38b之下可以存在許多沒有示出的部件。
在一個實施例中,襯底32包括半導體襯底32上的二氧化硅層、低K電介質層、氮化硅層或其它合適的電介質層。半導體襯底32例如是可以形成在晶體管34中或上的硅或其它合適的半導體層。
在一個例子中,第一金屬跡線38a和38b可以由銅形成。阻擋層40是鈦、氮化鈦、鉭、氮化鉭或其它合適的阻擋層中的一個或多個層。第一金屬跡線38a和38b例如是60-100nm的厚度。根據所實施的技術節點或最小尺度,第一金屬跡線38a和38b按照32nm、20nm或任意其它合適的距離來分隔。
在許多集成電路中,由于在加工銅線和過孔中的困難,金屬跡線由鋁形成或者鋁銅形成。然而,隨著技術節點減少到越來越小的尺度,由于銅的高導電性和其它參數,優選將銅用于集成電路裸片中的金屬跡線和過孔。然而,可以將任意其它合適的金屬用于金屬跡線、過孔和阻擋層。
覆蓋層42例如是氮化硅或者優選是包括碳的氮化硅層。覆蓋層42厚度處于200-500之間。針對圖1所述的特征部,可以使用其它合適的材料和尺度。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于意法半導體公司;國際商業機器公司,未經意法半導體公司;國際商業機器公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310433537.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:光電封裝體及其制造方法
- 下一篇:一種保溫瓶內膽用抗熱沖擊玻璃及其制備方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





