[發明專利]橫向擴散金屬氧化物半導體晶體管及其制造方法

有效

• 申請號: 201310424148.3
• 申請日: 2013-09-17
• 公開（公告）號: CN103715260A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 瑪利安烏德瑞·斯班內;法瑞爾瑪瑞納斯科
• 申請（專利權）人: 凹凸電子(武漢)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

技術領域

本發明涉及金屬氧化物半導體晶體管領域，尤其涉及一種具有改進靜電釋放性能的橫向擴散金屬氧化物半導體晶體管及其制造方法。

背景技術

靜電釋放（Electrostatic?Discharge，ESD）是因接觸、短路或介質擊穿而引起的物體間突然的電流。集成電路由半導體材料（例如：硅）和絕緣材料（例如：二氧化硅）制成，當這些材料遇到由ESD現象引起的高電壓時，將會受到永久性的損害。集成電路技術中的橫向擴散金屬氧化物半導體（Laterally?Diffused?Metal-Oxide-Semiconductor，LDMOS）晶體管被廣泛用于功率放大器，以提供相對較高的輸出功率。因此，相比例如砷化鎵場效應晶體管（Gallium?Arsenide?Field?Effect?Transistor，GaAs?FET）等其他設備，LDMOS晶體管具有較高的漏源擊穿電壓，如：60伏特以上。

圖1A所示為現有技術中的LDMOS晶體管100的截面圖。LDMOS晶體管100包括P型襯底110，襯底110中包括N型淺漂移區108。LDMOS晶體管100還包括襯底接觸端102、源極104和漏極106，襯底接觸端102是置于襯底110中的高摻雜的P型區，源極104是置于襯底110中的高摻雜的N型區，漏極106是置于淺漂移區108中的高摻雜的N型區，柵極124通過柵氧層120和厚氧化層122與晶體管的襯底110分開。其中，漏極106與淺漂移區108之間的邊界為118，襯底110與淺漂移區108之間的邊界為116。

當ESD脈沖（例如:在1微秒內達到1000伏特）加至漏極106時，例如，因意外的接觸、短路或介質擊穿，可能發生指示正反饋情況的反彈效應。更具體地說，如果ESD脈沖加至漏極106，襯底110中的第一區域耗盡（例如：空穴通過源極104流走），因此，負離子電荷出現在襯底110與淺漂移區108之間的邊界116附近的第一區域（第一區域由圖1A中的“-”表示）。此外，淺漂移區108中第二區域的電子耗盡（例如：電子通過漏極106流走），因此，正離子電荷出現在邊界116附近的第二區域（第二區域由圖1A中的“+”表示）。襯底110的第一區域和淺漂移區108的第二區域構成了LDMOS晶體管100中的耗盡區。負離子和正離子在耗盡區建立高電場。

圖1B所示為LDMOS晶體管100的另一截面圖120。晶體管100中的耗盡區包括邊界116處的多個PN結。例如，區域A1和A2構成PN結A1-A2；區域B1和B2構成PN結B1-B2；區域C1和C2構成PN結C1-C2。一旦其中一個PN結的電場達到閾值（如：PN結電壓達到擊穿電壓），該PN結被擊穿，雪崩倍增效應被觸發，從而產生了大量的電子空穴對。因此，從漏極106流至源極104的襯底電流急速增長，從而將源極104和襯底110之間的PN結正向偏置。源極108通過正向偏置的PN結持續向高電場區域提供電子，因此，構成正反饋狀態（即反彈效應），期間襯底電流能夠持續增長。此外，由于襯底110中出現大量空穴，襯底110的襯底電壓升高，因而PN結的反向電壓降低。

由于在制造過程中，襯底110或淺漂移區108的摻雜濃度分布不均勻，PN結A1-A2、B1-B2和C1-C2位于邊界116不同深度的位置。舉例來說，在襯底110中，P型區域A1的摻雜濃度可能高于區域B1的摻雜濃度，而區域B1的摻雜濃度可能高于區域C1的摻雜濃度。同理，在淺漂移區108中，N型區域A2的摻雜濃度可能高于區域B2的摻雜濃度，而區域B2的摻雜濃度可能高于區域C2的摻雜濃度。