[發明專利]一種橫向集成SOI半導體功率器件

有效

• 申請號: 201310421629.9
• 申請日: 2013-09-16
• 公開（公告）號: CN103489865A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 喬明;李燕妃;胡利志;吳文杰;許琬;蔡林希;陳濤;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/762
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

1.一種橫向集成SOI半導體功率器件，其元胞結構包括依次層疊設置的襯底（1）、埋氧層（2）和SOI層（3），還包括高壓pLDMOS（61）、高壓nLDMOS（62）和低壓CMOS（63）；所述高壓pLDMOS（61）、高壓nLDMOS（62）和低壓CMOS（63）設置在SOI層（3）上，高壓nLDMOS（62）設置在高壓pLDMOS（61）和低壓CMOS（63）之間；其特征在于，所述高壓pLDMOS（61）、高壓nLDMOS（62）和低壓CMOS（63）之間通過淺槽介質隔離區(4）和層間介質（41)相互隔離，所述淺槽介質隔離區4與埋氧層2的上表面連接，層間介質41設置在淺槽介質隔離區4上表面。

2.根據權利要求1所述的一種橫向集成SOI半導體功率器件，其特征在于，所述高壓pLDMOS（61）包括第一n+埋層（22）、p型漏極阱區（315）、n型源極阱區（415）、第一p型雜質重摻雜區（317）、第一n型雜質重摻雜區（417）、p型漂移區（316）、第一n型漂移區（416）、第一柵氧化層（215）、第一多晶硅柵電極（514）、第一介質層（216）和第二介質層(217)和；所述p型漏極阱區（315）和n型源極阱區（415）分別設置在高壓pLDMOS（61）的兩端，n型源極阱區（415）與淺槽介質隔離區(4）連接，所述第一n+埋層（22）的下表面與埋氧層（2）連接，上表面與n型源極阱區（415）的下表面連接，所述第一p型雜質重摻雜區（317）、第一n型雜質重摻雜區（417）設置在n型源極阱區（415）中并相互獨立；所述p型漂移區（316）和第一n型漂移區（416）設置在p型漏極阱區（315）和n型源極阱區（415）之間，第一n型漂移區（416）的下表面與埋氧層（2）的上表面連接、上表面與p型漂移區（316）的下表面連接；所述第一p型雜質重摻雜區（317）設置在p型漏極阱區（315）中；所述第一介質層（216）設置在p型漏極阱區（315）的上表面、p型漂移區（316）的上表面、n型源極阱區（415）的上表面和部分第一p型雜質重摻雜區（317）的上表面；所述第一柵氧化層（215）設置在第一介質層（216）中并與p型漂移區（316）的上表面和部分第一p型雜質重摻雜區（317）的上表面連接，所述第一多晶硅柵電極（514）設置在第一介質層（216）中并位于第一柵氧化層（215）的上表面；所述第一介質層（216）與設置在第一p型雜質重摻雜區（317）上表面的第一漏極金屬和設置在第一n型雜質重摻雜區（417）上表面與部分第一p型雜質重摻雜區（317）上表面的第一源極金屬連接，第一源極金屬與層間介質（41)連接，第一漏極金屬在第一介質層（216）上表面延伸形成漏極金屬場板（115），第一源極金屬在第一介質層（216）上表面延伸形成源極第一階金屬場板（116）；所述第二介質層(217)設置在漏極金屬場板（115）上表面、第一介質層（216）上表面和源極第一階金屬場板（116）上表面，第一源極金屬在第二介質層(217)上表面延伸形成源極第二階金屬場板（117）。