[發明專利]一種功率管分段柵驅動電路

無效

• 申請號: 201310420400.3
• 申請日: 2013-09-16
• 公開（公告）號: CN103490599A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 周澤坤;李涅;朱世鴻;許天輝;石躍;明鑫;王卓;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H02M1/08
• 分類號: H02M1/08;H02M1/44
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

技術領域

本發明涉及集成電路驅動器技術，具體的說是涉及一種低EMI功率管分段柵驅動電路。

背景技術

隨著能源的日趨緊張，對能源如何進行合理的利用越來越被提上了日程。開關電源以其效率高，熱耗小等優點得到了廣泛的應用。隨著市場對開關電源輸出電流以及效率等要求的不斷提高，集成功率管所占的芯片面積和功率管柵極電容也隨之增加，為了使功率管柵極上的PWM電壓變化更陡峭，需要前級驅動電路提供大的充電和放電電流。

經典的驅動器電路由反相器鏈組成，如圖1所示。其中，C_P為功率管柵極寄生電容。為了更快的對C_P電容充放電，反向器的驅動能力將會逐級進行放大，從而在控制信號發生翻轉時，勢必在功率管柵極產生較大的dv/dt和di/dt，其中dv/dt為單位時間內電壓的變化率，di/dt為單位時間內電流的變化率，使開關電源產生較大的電磁干擾（Electro-Magnetic?Interference，EMI）噪聲。

發明內容

本發明所要解決的，就是針對上述問題，提出一種低EMI功率管分段柵驅動電路，采用不同的速度對功率管柵極電壓進行充放電。

本發明解決上述技術問題所采用的技術方案是：一種功率管分段柵驅動電路，其特征在于，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、電容C1、電阻R1、同向器IV1、第一反向器INV1和第二反向器INV2；

第一PMOS管MP1的源極、第二PMOS管MP2的源極、第三PMOS管MP3的源極和第四PMOS管MP4的源極均接電源VDD；

第一PMOS管MP1的柵極連接第一NMOS管MN1的柵極、第一反向器INV1的輸出端和同向器IV1的輸入端，第一PMOS管MP1的漏極連接第一NMOS管MN1的漏極和電阻R1的一端；

電阻R1的另一端連接第三PMOS管MP3的漏極、第三NMOS管MN3的漏極、第四PMOS管MP4的柵極、第五NMOS管MN5的柵極和第一反向器INV1的輸入端，第四PMOS管MP4的漏極連接第五PMOS管MP5的源極；

第二PMOS管MP2的柵極和漏極連接第三PMOS管MP3的柵極和第二NMOS管MN2的漏極；

第二NMOS管MN2的柵極連接第一控制信號CT1，第三NMOS管MN3的柵極連接第二控制信號CT2；

同向器IV1的輸出端連接電容C1的一端和第二反向器INV2的輸入端，第二反向器INV2的輸出端連接第五PMOS管MP5的柵極和第四NMOS管MN4的柵極；

第四NMOS管MN4的漏極連接第五PMOS管MP5的漏極和第五NMOS管MN5的漏極做功率管分段柵驅動電路的輸出端DRIV；

第一NMOS管MN1的源極、第二NMOS管MN2的源極、第三NMOS管MN3的源極、第四NMOS管MN4的源極、第五NMOS管MN5的源極和電容C1的另一端均接地電壓VSS。

本發明總的技術方案，通過采用不同的速度對功率管柵極電壓進行充放電，功率管柵極電壓開始變化時，充放電速度比較慢，防止出現大的dv/dt和di/dt，電壓達到一定值后開始快速充放電，這樣不但功率管的開關速度較快，而且能夠實現對開關電源中EMI抑制的目的。

具體的，所述第一控制信號CT1和第二控制信號CT2為互補交疊的窄高電平脈沖信號。

本發明的有益效果為，通過采用不同的速度對功率管柵極進行充放電，使得功率管柵極在開始變化時，對功率管柵極充放電速度較慢，防止出現較大的dv/dt和di/dt，而在柵極電壓達到一定值后開始對柵極電壓快速的充放電，這樣不但功率管的開關速度較快，而且實現了對開關電源中EMI抑制的目的。

附圖說明

圖1為傳統功率管驅動電路示意圖；

圖2為實施例1的電路示意圖；

圖3為實施例2的電路示意圖。

具體實施方式

下面結合附圖和實施例，詳細描述本發明的技術方案：