[發(fā)明專利]一種功率管分段柵驅(qū)動電路

無效

• 申請?zhí)枺?/td>: 201310420400.3
• 申請日: 2013-09-16
• 公開（公告）號: CN103490599A
• 公開（公告）日: 2014-01-01
• 發(fā)明（設計）人: 周澤坤;李涅;朱世鴻;許天輝;石躍;明鑫;王卓;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H02M1/08
• 分類號: H02M1/08;H02M1/44
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

1.一種功率管分段柵驅(qū)動電路，其特征在于，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、電容C1、電阻R1、同向器IV1、第一反向器INV1和第二反向器INV2；

第一PMOS管MP1的源極、第二PMOS管MP2的源極、第三PMOS管MP3的源極和第四PMOS管MP4的源極均接電源VDD；

第一PMOS管MP1的柵極連接第一NMOS管MN1的柵極、第一反向器INV1的輸出端和同向器IV1的輸入端，第一PMOS管MP1的漏極連接第一NMOS管MN1的漏極和電阻R1的一端；

電阻R1的另一端連接第三PMOS管MP3的漏極、第三NMOS管MN3的漏極、第四PMOS管MP4的柵極、第五NMOS管MN5的柵極和第一反向器INV1的輸入端，第四PMOS管MP4的漏極連接第五PMOS管MP5的源極；

第二PMOS管MP2的柵極和漏極連接第三PMOS管MP3的柵極和第二NMOS管MN2的漏極；

第二NMOS管MN2的柵極連接第一控制信號CT1，第三NMOS管MN3的柵極連接第二控制信號CT2；

同向器IV1的輸出端連接電容C1的一端和第二反向器INV2的輸入端，第二反向器INV2的輸出端連接第五PMOS管MP5的柵極和第四NMOS管MN4的柵極；

第四NMOS管MN4的漏極連接第五PMOS管MP5的漏極和第五NMOS管MN5的漏極做功率管分段柵驅(qū)動電路的輸出端DRIV；

第一NMOS管MN1的源極、第二NMOS管MN2的源極、第三NMOS管MN3的源極、第四NMOS管MN4的源極、第五NMOS管MN5的源極和電容C1的另一端均接地電壓VSS。

2.根據(jù)權利要求1所述的一種功率管分段柵驅(qū)動電路，其特征在于，所述第一控制信號CT1和第二控制信號CT2為互補交疊的窄高電平脈沖信號。