[發(fā)明專利]一種高壓器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201310418088.4
• 申請日: 2013-09-13
• 公開（公告）號: CN103474466A
• 公開（公告）日: 2013-12-25
• 發(fā)明（設計）人: 喬明;李燕妃;蔡林希;吳文杰;許琬;陳濤;胡利志;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

技術領域

本發(fā)明涉及半導體技術，具體的說是涉及一種高壓器件及其制造方法。

背景技術

高壓器件是高壓功率集成電路發(fā)展必不可少的部分，高壓功率器件要求具有高的擊穿電壓，低的導通電阻和低的開關損耗。在功率LDMOS（Latral?Double-diffused?MOSFET）器件設計中，比導通電阻和擊穿電壓存在矛盾關系，隨著擊穿電壓的提高，器件的比導通電阻急劇上升，從而限制了高壓LDMOS器件在高壓功率集成電路中的應用，尤其是在要求低導通損耗和小芯片面積的電路中。為了克服高導通電阻的問題，J.A.APPLES等人提出了RESURF（Reduced?SURface?Field）降低表面場技術，被廣泛應用于高壓器件的設計中，其中，triple?RESURF是迄今為止，用于實際AC/DC等產品中的近乎最優(yōu)良的結構，在此基礎上進一步改善高壓器件的比導通電阻與耐壓是業(yè)界的需求，同時triple?RESURF結構的源端電場過高，影響器件可靠性。

發(fā)明內容

本發(fā)明所要解決的技術問題，就是針對上述問題，提出一種新型高壓器件及其制備方法。

本發(fā)明解決上述技術問題所采用的技術方案是：一種高壓器件，其元胞結構包括第一種導電類型半導體襯底1、第二種導電類型半導體漂移區(qū)21、第二種導電類型半導體源區(qū)22、第二種導電類型半導體漏區(qū)23、第一種導電類型半導體體區(qū)31、第一種導電類型半導體體接觸區(qū)32、第一種導電類型半導體體區(qū)埋層33、第一種導電類型半導體降場層34、柵氧化層41、場氧化層42、金屬前介質43、多晶硅柵電極51、源極金屬52和漏極金屬53，所述第二種導電類型半導體漂移區(qū)21、第一種導電類型半導體體區(qū)31和第一種導電類型半導體體區(qū)埋層33設置在第一種導電類型半導體襯底1中，所述第一種導電類型半導體體區(qū)埋層33設置在第一種導電類型半導體體區(qū)31的下表面，所述第一種導電類型半導體降場層34和第二種導電類型半導體漏區(qū)23設置在第二種導電類型半導體漂移區(qū)21中，所述第二種導電類型半導體源區(qū)22和第一種導電類型半導體體接觸區(qū)32設置在第一種導電類型半導體體區(qū)31中并相互獨立，所述場氧化層42設置在第二種導電類型半導體漂移區(qū)21的上表面，所述柵氧化層41設置在部分第二種導電類型半導體源區(qū)22的上表面、第一種導電類型半導體體區(qū)31的上表面和第二種導電類型半導體漂移區(qū)21的上表面并與場氧化層42連接，所述多晶硅柵電極51設置在柵氧化層41的上表面和部分場氧化層42的上表面，所述源極金屬52設置在第一種導電類型半導體體接觸區(qū)32的上表面、部分第二種導電類型半導體源區(qū)22的上表面，所述漏極金屬53設置在部分第二種導電類型半導體漏區(qū)23的上表面，所述金屬前介質43填充在源極金屬52和漏極金屬53之間，源極金屬52和漏極金屬53在金屬前介質43上表面延伸形成場板，其特征在于，還包括第二種導電類型半導體重摻雜層，所述第二種導電類型半導體重摻雜層由分為多段的第二種導電類型半導體區(qū)域構成并設置在第一種導電類型半導體降場層34和場氧化層42之間。

其中，第二種導電類型半導體重摻雜層分為6₁～6_i多段，多個第二種導電類型半導體重摻雜層6₁～6_i的分段區(qū)域大小可以相同或不同，區(qū)域間距隨著向第二種導電類型半導體漏區(qū)23靠近而逐漸減小，分段區(qū)域的間距可以相同或不相同，區(qū)域大小隨著向第二種導電類型半導體漏區(qū)23靠近而逐漸增大。

具體的，還包括第二種導電類型半導體埋層24，所述第二種導電類型半導體埋層24設置在第二種導電類型半導體漂移區(qū)21中并位于第一種導電類型半導體降場層34的下表面。

本方案的優(yōu)點在于為器件提供另一條低阻的導電通道。

具體的，所述第一種導電類型半導體體區(qū)31和第一種導電類型半導體體區(qū)埋層33設置在第二種導電類型半導體漂移區(qū)21中。

具體的，所述第二種導電類型半導體漂移區(qū)21設置在第一種導電類型半導體襯底1的上表面。

具體的，還包括SOI襯底2，所述SOI襯底2設置在第一種導電類型半導體襯底1和第二種導電類型半導體漂移區(qū)21之間并分別與第一種導電類型半導體襯底1和第二種導電類型半導體漂移區(qū)21連接。

一種高壓器件的制造方法，其特征在于，包括以下步驟：