[發明專利]利用空氣間隔分離導電結構的半導體器件及其制造方法

在審

• 申請號: 201310416373.2
• 申請日: 2013-09-13
• 公開（公告）號: CN103681602A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 孫洛辰
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528;H01L21/768
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

技術領域

本發明構思涉及半導體器件及其制造方法，更具體地，涉及具有彼此緊密相鄰地設置的導電結構的半導體器件及其制造方法。

背景技術

隨著半導體器件的集成密度的增加，半導體器件的設計規則已經減小。在高縮放的半導體器件中，多個互連線與夾置在其間的多個接觸插塞之間的距離已經逐漸減小。因此，在相鄰導電圖案之間的負載電容會增加，由此使操作速度或刷新特性變差。因此，期待能夠解決上述問題的半導體器件。

發明內容

本發明主題的一些實施方式提供一種半導體器件，包括基板、導電圖案（例如，接觸插塞）以及第一導電線和第二導電線（例如，位線），該導電圖案在基板的有源區上并具有在導電圖案的相反的第一側和第二側上的相應的第一側壁和第二側壁，該第一導電線和第二導電線在基板上并在導電圖案的第一側和第二側中的相應側上且通過不對稱的第一空氣間隔和第二空氣間隔與相應的第一側壁和第二側壁分離。

在一些實施方式中，第一空氣間隔和第二空氣間隔可以具有不同的寬度。在一些實施方式中，第一空氣間隔和第二空氣間隔中至少一個可以具有不均勻的寬度。在另外的實施方式中，第一空氣間隔可以具有均勻的寬度且第二空氣間隔可以具有不均勻的寬度。

該器件可以還包括第一絕緣層、第二絕緣層和第三絕緣層，第一絕緣層覆蓋第一導電線的在第一空氣間隔與第一導電線之間的側壁，第二絕緣層覆蓋導電圖案的第一側壁，第三絕緣層覆蓋第二導電線的在第二空氣間隔與第二導電線之間的側壁。導電圖案的第二側壁和第三絕緣層可以暴露在第二空氣間隔中。該器件可以還包括覆蓋導電圖案的第二側壁的第四絕緣層。第一絕緣層和第二絕緣層可以具有不同的厚度。第一絕緣層的厚度可以大于第二絕緣層的厚度。

在一些實施方式中，導電圖案可以是在第一導電線和第二導電線之間沿第一方向布置成行的多個接觸插塞中的一個，且該器件可以還包括多個絕緣圖案，相應的絕緣圖案填充相鄰的接觸插塞之間的空間。多個接觸插塞和多個絕緣圖案在垂直于第一方向的第二方向可以具有不同的寬度。第一空氣間隔和第二空氣間隔可以沿第一方向延伸以將多個接觸插塞與第一導電線和第二導電線分離。第一空氣間隔在第一導電線與多個接觸插塞之間可以具有第一寬度，且在第一導電線與多個絕緣圖案之間可以具有大于第一寬度的第二寬度。第二空氣間隔在第二導電線與多個接觸插塞之間可以具有第一寬度，且在第二導電線與多個絕緣圖案之間可以具有大于第一寬度的第二寬度。在一些實施方式中，多個接觸插塞和多個絕緣圖案可以具有相同的寬度。

本發明主題的進一步的實施方式提供一種半導體器件，包括基板、第一導電線和第二導電線以及多個接觸插塞，第一導電線和第二導電線設置在基板上并沿第一方向延伸，多個接觸插塞設置在第一導電線和第二導電線之間并通過非對稱的第一空氣間隔和第二空氣間隔與其分離。第一空氣間隔和第二空氣間隔中至少一個沿其縱向可以具有不規則的寬度。

本發明主題的方法實施方式包括：在基板上形成成對的導電線且該導電線沿第一方向延伸；在成對的導電線的相反側壁上形成絕緣襯墊；在成對的導電線的側壁上的絕緣襯墊上形成相應的犧牲間隔物；在成對的導電線之間形成成行的接觸插塞和絕緣圖案，絕緣圖案將接觸插塞中的相鄰接觸插塞分離；以及去除犧牲間隔物以形成將成對的導電線中的相應導電線與多個接觸插塞分離的不對稱的第一空氣間隔和第二空氣間隔。去除犧牲間隔物以形成將成對的導電線中的相應導電線與多個接觸插塞分離的不對稱的第一空氣間隔和第二空氣間隔可以包括在形成接觸插塞之前去除部分的犧牲間隔物以及在形成接觸插塞之后去除犧牲間隔物的剩余部分。

更進一步的方法實施方式包括：在基板上形成分隔開的第一導電線和第二導電線；在第一和第二導電線的側壁上形成絕緣襯墊；在絕緣襯墊上形成第一犧牲層；在第一犧牲層上形成第二犧牲層；在第一導電線和第二導電線之間的第二犧牲層上形成絕緣區；去除部分的絕緣區以形成多個接觸孔；去除第二犧牲層的通過多個接觸孔暴露的部分；在多個接觸孔中形成多個接觸插塞；以及去除第一犧牲層以形成將第一導電線和第二導電線的相應導電線與多個接觸插塞分離的不對稱的第一空氣間隔和第二空氣間隔。

附圖說明

從以下結合附圖的詳細說明中，本發明構思的示范實施方式將被更清楚地理解，在附圖中：

圖1是根據本發明構思的示范實施方式的半導體器件的示意性布局圖；

圖2A是沿著圖1的線A-A′截取的圖1的半導體器件的截面圖；

圖2B是沿圖2A的線B-B′截取的半導體器件的平面圖；