[發(fā)明專利]一種信號(hào)采集處理板

有效

• 申請(qǐng)?zhí)枺?/td>: 201310404489.4
• 申請(qǐng)日: 2013-09-06
• 公開（公告）號(hào): CN103593487B
• 公開（公告）日: 2017-02-08
• 發(fā)明（設(shè)計(jì)）人: 江海清;鄒光亮;原敏;王杰;關(guān)文碩
• 申請(qǐng)（專利權(quán)）人: 北京理工大學(xué)
• 主分類號(hào): G06F17/40
• 分類號(hào): G06F17/40;G06F13/38
• 代理公司: 北京理工大學(xué)專利中心11120
• 代理人: 高燕燕,楊志兵

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)采集處理領(lǐng)域，具體涉及一種信號(hào)采集處理板。?

背景技術(shù)

數(shù)據(jù)采集處理信號(hào)采集處理板主要應(yīng)用于信號(hào)回波采集、雷達(dá)信號(hào)偵察接收、儲(chǔ)頻干擾、軟件無(wú)線電等需要采集處理的場(chǎng)合，在這些應(yīng)用中要求數(shù)據(jù)采集處理板能夠同時(shí)擁有強(qiáng)大的采集能力、處理能力和高速傳輸能力。?

當(dāng)前業(yè)內(nèi)大多數(shù)采集處理板都是由單片ADC和FPGA芯片構(gòu)建的，存在采樣率低、量化位寬低、采樣帶寬小、信號(hào)處理能力低等缺點(diǎn)。?

發(fā)明內(nèi)容

有鑒于此，?

一種信號(hào)采集處理板，其特征在于，包括：?

4片ADC芯片、2片互連的FPGA芯片、時(shí)鐘驅(qū)動(dòng)芯片、DSP芯片、5個(gè)BMA盲插口、驅(qū)動(dòng)芯片、電平轉(zhuǎn)換芯片、4個(gè)變壓器組、1個(gè)變壓器和CPCI接口；?

所述5個(gè)BMA盲插口中的4個(gè)分別通過(guò)4個(gè)變壓器組與4片ADC芯片相連，形成4個(gè)相互獨(dú)立的數(shù)據(jù)采集通道，每一數(shù)據(jù)采集通道上的ADC芯片用于采集外部的中頻模擬信號(hào)，并將其轉(zhuǎn)換成數(shù)字信號(hào)；每個(gè)變壓器組內(nèi)部的兩個(gè)變壓器之間相互串聯(lián)；?

所述5個(gè)BMA盲插口中的另外1個(gè)通過(guò)變壓器與時(shí)鐘驅(qū)動(dòng)芯片相連，與時(shí)鐘驅(qū)動(dòng)芯片相連的變壓器用于將外部由BMA盲插口輸入的時(shí)鐘信號(hào)轉(zhuǎn)換為差?分信號(hào)并傳輸給時(shí)鐘驅(qū)動(dòng)芯片；?

所述時(shí)鐘驅(qū)動(dòng)芯片與4片ADC芯片和2片F(xiàn)PGA芯片均相連，用于將接收的差分信號(hào)轉(zhuǎn)換為四路同頻同相的時(shí)鐘信號(hào)分別為4片ADC芯片提供采樣時(shí)鐘，同時(shí)分頻輸出兩路同相的低速同步時(shí)鐘給FPGA芯片作為FPGA芯片的工作時(shí)鐘；?

每片F(xiàn)PGA芯片分別與其對(duì)應(yīng)的兩路ADC芯片相連，用于接收ADC芯片傳輸過(guò)來(lái)的數(shù)字信號(hào)并處理；兩片F(xiàn)PGA之間有同步信號(hào)互聯(lián)，用來(lái)實(shí)現(xiàn)2個(gè)FPGA芯片的同步處理；FPGA芯片利用與ADC芯片采樣時(shí)鐘同相的工作時(shí)鐘產(chǎn)生同步復(fù)位信號(hào)，經(jīng)驅(qū)動(dòng)芯片驅(qū)動(dòng)后統(tǒng)一對(duì)四片ADC芯片進(jìn)行同步復(fù)位；兩片F(xiàn)PGA芯片之間預(yù)留了84位傳輸線用來(lái)實(shí)現(xiàn)兩片F(xiàn)PGA芯片之間的通信；?

FPGA芯片通過(guò)電平轉(zhuǎn)換芯片與DSP芯片相連；?

所述DSP芯片用于接收FPGA芯片的處理結(jié)果，再對(duì)處理結(jié)果作進(jìn)一步判斷分析識(shí)別；?

DSP芯片預(yù)留了4對(duì)3.3V的RapidIO差分線，這4對(duì)RapidIO差分線連接到CPCI接口上；?

DSP芯片掛接2片存儲(chǔ)空間為256MB、總線寬度為16bit的DDRII芯片。?

有益效果：?

本申請(qǐng)采用4片ADC采樣芯片，2片F(xiàn)PGA芯片以及高效的DSP芯片，同時(shí)能夠采集四路模擬信號(hào)，同時(shí)，為FPGA芯片設(shè)計(jì)了24對(duì)差分傳輸線用于實(shí)現(xiàn)FPGA芯片與外界的高速數(shù)據(jù)傳輸，能夠支持將模擬信號(hào)高速地轉(zhuǎn)化成為數(shù)字信號(hào)，實(shí)現(xiàn)了對(duì)四通道中頻信號(hào)同時(shí)進(jìn)行高速采樣和對(duì)采樣信號(hào)處理分析的功能，提高了信號(hào)同步處理能力。?

附圖說(shuō)明

圖1為本發(fā)明的信號(hào)采集板的結(jié)構(gòu)示意圖。?

具體實(shí)施方式

本發(fā)明提供一種信號(hào)采集板，如圖1所示，包括：?

一種信號(hào)采集處理板，其特征在于，包括：?

4片ADC芯片、2片互連的FPGA芯片、時(shí)鐘驅(qū)動(dòng)芯片、DSP芯片、5個(gè)BMA盲插口、驅(qū)動(dòng)芯片、電平轉(zhuǎn)換芯片、4個(gè)變壓器組、1個(gè)變壓器和CPCI接口；?

所述5個(gè)BMA盲插口中的4個(gè)分別通過(guò)4個(gè)變壓器組與4片ADC芯片相連，形成4個(gè)相互獨(dú)立的數(shù)據(jù)采集通道，每一數(shù)據(jù)采集通道上的ADC芯片用于采集外部的中頻模擬信號(hào)，并將其轉(zhuǎn)換成數(shù)字信號(hào)；每個(gè)變壓器組內(nèi)部的兩個(gè)變壓器之間相互串聯(lián)；?

所述5個(gè)BMA盲插口中的另外1個(gè)通過(guò)變壓器與時(shí)鐘驅(qū)動(dòng)芯片相連，與時(shí)鐘驅(qū)動(dòng)芯片相連的變壓器用于將外部由BMA盲插口輸入的時(shí)鐘信號(hào)轉(zhuǎn)換為差分信號(hào)并傳輸給時(shí)鐘驅(qū)動(dòng)芯片；?

所述時(shí)鐘驅(qū)動(dòng)芯片與4片ADC芯片和2片F(xiàn)PGA芯片均相連，用于將接收的差分信號(hào)轉(zhuǎn)換為四路同頻同相的時(shí)鐘信號(hào)分別為4片ADC芯片提供采樣時(shí)鐘，同時(shí)分頻輸出兩路同相的低速同步時(shí)鐘給FPGA芯片作為FPGA芯片的工作時(shí)鐘；?

每片F(xiàn)PGA芯片分別與其對(duì)應(yīng)的兩路ADC芯片相連，用于接收ADC芯片傳輸過(guò)來(lái)的數(shù)字信號(hào)并處理；兩片F(xiàn)PGA之間有同步信號(hào)互聯(lián)，用來(lái)實(shí)現(xiàn)2個(gè)FPGA芯片的同步處理；FPGA芯片利用與ADC芯片采樣時(shí)鐘同相的工作時(shí)鐘?產(chǎn)生同步復(fù)位信號(hào)，經(jīng)驅(qū)動(dòng)芯片驅(qū)動(dòng)后統(tǒng)一對(duì)四片ADC芯片進(jìn)行同步復(fù)位；兩片F(xiàn)PGA芯片之間預(yù)留了84位傳輸線用來(lái)實(shí)現(xiàn)兩片F(xiàn)PGA芯片之間的通信；?