[發明專利]一種信號采集處理板

有效

• 申請號: 201310404489.4
• 申請日: 2013-09-06
• 公開（公告）號: CN103593487B
• 公開（公告）日: 2017-02-08
• 發明（設計）人: 江海清;鄒光亮;原敏;王杰;關文碩
• 申請（專利權）人: 北京理工大學
• 主分類號: G06F17/40
• 分類號: G06F17/40;G06F13/38
• 代理公司: 北京理工大學專利中心11120
• 代理人: 高燕燕,楊志兵

1.一種信號采集處理板，其特征在于，包括：

4片ADC芯片、2片互連的FPGA芯片、時鐘驅動芯片、DSP芯片、5個BMA盲插口、驅動芯片、電平轉換芯片、4個變壓器組、1個變壓器和CPCI接口；

所述5個BMA盲插口中的4個分別通過4個變壓器組與4片ADC芯片相連，形成4個相互獨立的數據采集通道，每一數據采集通道上的ADC芯片用于采集外部的中頻模擬信號，并將其轉換成數字信號；每個變壓器組內部的兩個變壓器之間相互串聯；

所述5個BMA盲插口中的另外1個通過變壓器與時鐘驅動芯片相連，與時鐘驅動芯片相連的變壓器用于將外部由BMA盲插口輸入的時鐘信號轉換為差分信號并傳輸給時鐘驅動芯片；

所述時鐘驅動芯片與4片ADC芯片和2片FPGA芯片均相連，用于將接收的差分信號轉換為四路同頻同相的時鐘信號分別為4片ADC芯片提供采樣時鐘，同時分頻輸出兩路同相的低速同步時鐘給FPGA芯片作為FPGA芯片的工作時鐘；

每片FPGA芯片分別與其對應的兩路ADC芯片相連，用于接收ADC芯片傳輸過來的數字信號并處理；兩片FPGA之間有同步信號互聯，用來實現2個FPGA芯片的同步處理；FPGA芯片利用與ADC芯片采樣時鐘同相的工作時鐘產生同步復位信號，經驅動芯片驅動后統一對四片ADC芯片進行同步復位；兩片FPGA芯片之間預留了84位傳輸線用來實現兩片FPGA芯片之間的通信；

FPGA芯片通過電平轉換芯片與DSP芯片相連；

所述DSP芯片用于接收FPGA芯片的處理結果，再對處理結果作進一步判斷分析識別；

DSP芯片預留了4對3.3V的RapidIO差分線，這4對RapidIO差分線連接到CPCI接口上；

DSP芯片掛接2片存儲空間為256MB、總線寬度為16bit的DDRII芯片。

2.根據權利要求1所述的信號采集處理板，其特征在于，4片所述ADC芯片的型號為ADS5400。

3.根據權利要求1所述的信號采集處理板，其特征在于，2片互連的FPGA芯片的型號均為Xilinx公司的XC6VLX240T。

4.根據權利要求1所述的信號采集處理板，其特征在于，所述DSP芯片的型號為TI公司的TMS320C6455。

5.根據權利要求4所述的信號采集處理板，其特征在于，所述2片存儲空間為256MB、總線寬度為16bit的DDRII芯片的型號為MT47H64M16HR-3。

6.根據權利要求1所述的信號采集處理板，其特征在于，所述時鐘芯片的型號為AD9516-3BCPZ，與其相連的變壓器型號為TC1-1-13MG2+。