[發明專利]超高清智能攝像機及其圖像數據拼接方法

有效

• 申請號: 201310398344.8
• 申請日: 2013-09-04
• 公開（公告）號: CN103475819B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 隋守鑫;程大軍;姜春光;鄭維學
• 申請（專利權）人: 青島海信網絡科技股份有限公司
• 主分類號: H04N5/232
• 分類號: H04N5/232
• 代理公司: 青島聯智專利商標事務所有限公司37101
• 代理人: 邵新華

技術領域

本發明涉及智能交通技術領域，尤其涉及一種超高清智能攝像機及其圖像數據拼接方法。

背景技術

攝像機廣泛應用在機器視覺、身份識別、監控等領域，尤其應用在智能交通技術領域，例如，在電子警察系統中，單臺攝像機可以對2條車道內的行駛車輛進行車牌識別，但是隨著智能交通技術的不斷發展，對攝像機的要求也越來越高，要求單臺攝像機可以高清覆蓋4條車道。

按照每個車牌長度0.44米、每條車道寬3.5米，而車牌識別算法需要每個車牌至少需要100個水平像素，因此單條車道需要近800個水平像素，若要支持四車道，需要水平像素在3200左右，對于4:3的顯示器傳感器，需要3200*2400=800萬像素，同時，若要達到800萬像素15fps（frames?per?second，每秒中填充圖像的幀數）的視頻格式，大概需要140Mbps-160Mbps的信號帶寬。

目前，攝像機一般采用單通道或雙通道的圖像傳感器，由于信號輸出帶寬有限，通常最高只能支持40Mbps-60Mbps，若要達到在800萬像素，最高只能輸出8fps，無法滿足對高清流暢視頻的需求。

發明內容

本發明的發明目的在于提供了一種超高清智能攝像機及其圖像數據拼接方法，用以在達到圖像較高分辨率的情況下同時滿足傳輸速率要求。

根據本發明的一個方面，提供了一種超高清智能攝像機，包括：鏡頭、四通道圖像傳感器、四個AD單元、FPGA和存儲器；其中，所述四通道圖像傳感器包括四個CCD單元，每個CCD單元對應一個AD單元，用于感應所述鏡頭收集并聚焦的被照物體反射光而獲取圖像子幀；每個CCD單元的控制信號輸入端、驅動信號輸入端、模擬信號輸出端，分別與其對應的AD單元的控制信號輸出端、驅動信號輸出端、模擬信號輸入端相連；所述FPGA的通信接口通過通信總線與各AD單元的通信接口相連；并每個AD單元的數字信號輸出端還分別與所述FPGA的一個數字信號輸入端相連；所述FPGA的數據存儲端口、數據讀取端口，分別與所述存儲器的數據輸入端口、數據輸出端口相連；所述FPGA用于通過所述通信總線向所述攝像機中的四個AD單元發送圖像數據獲取指令；每個AD單元用于接收到所述圖像數據獲取指令后，通過其控制信號輸出端向對應的CCD單元發送起始信號，通過其驅動信號輸出端向對應的CCD單元發送驅動時序；每個CCD單元用于接收到所述起始信號后，根據接收的驅動時序，將本CCD單元獲取的圖像子幀的第1個像素到最后一個像素的模擬電信號依次輸出到與本CCD單元對應的AD單元；所述四個AD單元還用于將接收的模擬電信號轉換為數字圖像數據后，并行輸出到所述FPGA；并且，每個AD單元在輸出第1個像素的數字圖像數據前，向所述FPGA輸出幀起始標志，在輸出完畢最后一個像素的數字圖像數據后，向所述FPGA輸出幀結束標志；所述FPGA還用于對于每個AD單元，將該AD單元通過其數字信號輸出端、在所述幀起始標志與幀結束標志之間輸出的一幀圖像子幀的數字圖像數據，依次順序通過本FPGA的數據存儲端口存入到所述攝像機中的存儲器的第一存儲區域中對應該AD單元的子存儲單元；并按特定的讀取順序，通過本FPGA的數據讀取端口將所述存儲器中的第二存儲區域中分別對應四個AD單元的四個子存儲單元的數據讀取出來，作為將四個CCD單元獲取的圖像子幀拼接得到的一幀完整圖像數據進行輸出。

較佳地，所述FPGA還用于向所述四個AD單元發送下一個圖像數據獲取指令后，對于每個AD單元，將從該AD單元接收的數字圖像數據，通過本FPGA的數據存儲端口依次順序存入到第二存儲區域中對應該AD單元的子存儲單元；并按特定的讀取順序，通過本FPGA的數據讀取端口將第一存儲區域中分別對應四個AD單元的四個子存儲單元的數據讀取出來，作為將四個CCD單元當前獲取的圖像子幀拼接得到的一幀完整圖像數據進行輸出。

較佳地，所述超高清智能攝像機還包括：DSP單元，用于對所述FPGA輸出的完整圖像數據進行視頻分析。

較佳地，所述存儲器具體包括：DDR-SDRAM與DDR-SDRAM控制器；以及所述DDR?SDRAM具體為DDR2SDRAM或者DDR3SDRAM。