[發明專利]抗輻射加固存儲單元電路

有效

• 申請號: 201310397216.1
• 申請日: 2013-09-04
• 公開（公告）號: CN103474092A
• 公開（公告）日: 2013-12-25
• 發明（設計）人: 桑紅石;王文;張天序;梁巢兵;張靜;謝揚;袁雅婧
• 申請（專利權）人: 華中科技大學
• 主分類號: G11C11/4063
• 分類號: G11C11/4063
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 朱仁玲

技術領域

本發明涉及存儲單元電路，更具體地，涉及一種抗輻射加固存儲單元電路。

背景技術

在航空航天電子系統中，存儲器占據了大部分的芯片面積，是一個極為重要的部件。在空間環境中，電子系統會因遭受到銀河射線，太陽射線和地球輻射等輻射環境的影響而發生故障。存儲器由于其高密度成為航空航天電子系統中最脆弱的部件之一。

在存儲器遭受到的輻射效應中，總劑量效應、單粒子閂鎖效應和單粒子翻轉效應是對存儲單元影響最為重要的三個效應。在0.18um及以下的工藝中，由于柵氧化層的厚度已經小于5nm，總劑量效應的主要影響為在NMOS管中產生的泄漏電流。單粒子閂鎖效應是指單粒子輻射導致的瞬間電流脈沖被集成電路中寄生的反饋環循環放大而使芯片燒壞。單粒子翻轉效應是指單粒子輻射在敏感節點處產生瞬間電流脈沖而使存儲單元中的數據發生錯誤。

對存儲單元進行抗總劑量效應加固，當前主要采用如圖1和圖2所示的異形柵結構對NMOS管進行加固。圖1采用環形柵晶體管（Annular?FET）版圖技術來對NMOS管進行加固。通過柵極101將漏極102和源極103之一完全包圍，從而從物理上隔斷產生泄漏電流的通路，從而實現抗總劑量效應加固。圖2采用馬蹄形柵晶體管（Horseshoe?FET）版圖技術來對NMOS管加固。通過柵極201對漏極202和源極203之一進行半包圍，延長總劑量效應導致的泄漏電流的通路長度，從而降低總劑量效應導致的泄漏電流，實現抗總劑量效應加固。

對存儲單元進行抗單粒子閂鎖效應加固，當前主要通過在NMOS管版圖和PMOS管版圖之間增加隔離環，使寄生的反饋環的環路增益遠低于1，不會對單粒子輻射的瞬間電流產生放大作用。

對存儲單元進行抗單粒子翻轉效應加固，當前的主要加固方法有：三模冗余（TMR），圖3所示的雙互鎖存儲單元（DICE）以及圖4所示的重離子抵抗（HIT）單元。圖3所示的DICE單元300中的四個存儲節點X1、X2、X3和X4中的每一個都由相鄰的兩個節點通過反相器控制，利用這種雙節點反饋實現抗單粒子翻轉。圖4所示的HIT單元400利用407、408、411和412管的驅動能力不同，寬長比大的管的驅動能力高于寬長比小的管，使翻轉的節點恢復，實現抗單粒子翻轉。

現有的對存儲單元進行抗單粒子翻轉效應加固技術會使存儲單元的面積增加1.4～2.0倍，現有的對存儲單元進行抗總劑量效應、抗單粒子閂鎖效應加固技術會使存儲單元的面積增加2倍以上，導致存儲單元和存儲器的面積大幅增加，不能滿足實際應用中對電路小型化、集成化的要求。

發明內容

針對現有技術的以上缺陷或改進需求，本發明提供了一種抗輻射加固存儲單元電路，可自動實現抗總劑量效應加固和抗單粒子閂鎖效應加固，同時利用冗余和雙路循環反饋技術實現抗單粒子翻轉效應加固，具有較好的抗輻射特性，且電路結構簡單，單元面積小。

為實現上述目的，本發明提供了一種抗輻射加固存儲單元電路，其特征在于，包括：基本存儲單元、冗余存儲單元和雙向反饋單元；其中，

基本存儲單元包括第一、第二PMOS管和第三、第四PMOS管；第一、第二PMOS管為讀出訪問管，第一PMOS管的源極連接讀操作選擇字線，柵極連接存儲節點，漏極連接第一讀出位線，第二PMOS管的源極連接讀操作選擇字線，柵極連接反相存儲節點，漏極連接第二讀出位線；第三、第四PMOS管為寫入訪問管，第三PMOS管的源極連接存儲節點，柵極連接寫入選擇字線，漏極連接第一寫位線，第四PMOS管的源極連接反相存儲節點，柵極連接寫入選擇字線，漏極連接第二寫位線；

冗余存儲單元包括第五、第六PMOS管和第七、第八PMOS管；第五、第六PMOS管為讀出訪問管，第五PMOS管的源極連接讀操作選擇字線，柵極連接冗余存儲節點，漏極連接第一讀出位線，第六PMOS管的源極連接讀操作選擇字線，柵極連接反相冗余存儲節點，漏極連接第二讀出位線；第七、第八PMOS管為寫入訪問管，第七PMOS管的源極連接冗余存儲節點，柵極連接寫入選擇字線，漏極連接第一寫位線，第八PMOS管的源極連接反相冗余存儲節點，柵極連接寫入選擇字線，漏極連接第二寫位線；

雙向反饋單元，用于構成存儲節點（Q1）與冗余存儲節點（Q2）間的反饋通路，還用于構成反相存儲節點（Q1N）與反相冗余存儲節點（Q2N）間的反饋通路。