[發明專利]一種兼容連續波和脈沖調制載波頻率測量的方法及裝置有效
| 申請號: | 201310396139.8 | 申請日: | 2013-09-03 |
| 公開(公告)號: | CN103487649A | 公開(公告)日: | 2014-01-01 |
| 發明(設計)人: | 蒙海瑛;凌偉;張士峰;杜念文;朱偉 | 申請(專利權)人: | 中國電子科技集團公司第四十一研究所 |
| 主分類號: | G01R23/10 | 分類號: | G01R23/10 |
| 代理公司: | 濟南舜源專利事務所有限公司 37205 | 代理人: | 王連君 |
| 地址: | 266555 山東省*** | 國省代碼: | 山東;37 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 兼容 連續 脈沖調制 載波 頻率 測量 方法 裝置 | ||
技術領域
本發明涉及一種兼容連續波和脈沖調制載波頻率測量的方法,以及一種兼容連續波和脈沖調制載波頻率測量的裝置。
背景技術
頻率是電子測量中一個最基本的測量參數,隨著現代電子技術的發展,尤其是在雷達、電子對抗、通信等領域對頻率的測量也提出了新的測試需求,除了要對連續波信號的頻率進行測量外,還需要對脈沖調制后的載波信號的頻率進行測量。
目前對頻率的測量方法主要有直接測頻法和測周法兩種,其他的方法都是在這兩種方法的基礎上做了改變而發展起來的,最常用的就是多周期同步測量的方法。
直接測頻法適用于被測信號的頻率比較高的情況,其原理是在給定的閘門時間T內對被測信號Fx進行計數測量,通過計算得出被測信號的頻率,Fx=N/T,其中T為閘門時間,N為計數器在閘門時間T內記得被測信號過零點的次數。
測周法適用于被測信號頻率比較低的情況,其原理是以被測信號的周期Tx作為閘門時間,在此閘門時間內對標準頻率Fo進行計數,Fo的周期為To,計數的結果記為N,通過計算可以得到,Tx=NTo=N/Fo,再根據周期與頻率互為倒數的關系可以計算出,Fx=1/Tx=Fo/N。
多周期同步測量方法,通過預置閘門時間產生電路用于產生預置的閘門時間Tp,Tp經同步電路同步后便可產生與被測信號Fx同步的實際閘門時間T。在閘門時間T內,事件計數器和時間計數器便分別對被測信號Fx和時鐘信號Fo進行計數。事件計數器的計數結果為N1,N1=Fx?T;時間計數器的計數結果為N2,N2=Fo?T,最后可以通過計算得出被測信號頻率Fx,Fx=(N1/N2)Fo。
目前對脈沖調制信號載波頻率的測量方法主要有基波濾除法,是用一個多路窄帶濾波器將被測頻率的基波取出,再使用前述的頻率測量方法進行計數。窄帶濾波器的帶寬作為計數器的閘門時間T,計數器記得數據為N,則Fx=N/T。
對于連續波信號頻率的測量,使用通用的連續波頻率計數器就可以很方便的測量其頻率值。但在雷達、電子對抗、通訊等技術領域,由于信號的工作模式多為脈沖調制體制,測量脈沖調制后的信號載波頻率時連續波頻率計數器就無能為力了。
基波濾除法雖然原理比較簡單,理論上可以實現對脈沖調制信號載波頻率的測量,但是由于目前窄帶濾波器的通帶不容易做得很窄,且需要根據脈沖寬度做很多路濾波器,加之脈沖調制載波信號的頻譜很密,基頻和旁頻靠得很近不容易分開,所以工程實現起來非常的困難。
目前還沒有一種既原理簡單又易于工程實現,且可以兼容連續波頻率和脈沖調制信號載波頻率的測量方式。
發明內容
為了解決既能測量連續波信號頻率又能測量脈沖調制信號載波頻率的問題,本發明的任務在于提供一種可以兼容連續波頻率和脈沖調制信號載波頻率測量的方法,以及一種可以兼容連續波頻率和脈沖調制信號載波頻率測量的裝置,以解決連續波頻率和脈沖調制信號載波頻率測量不能兼顧的問題。
其技術解決方案是:
一種兼容連續波和脈沖調制載波頻率測量的方法,將被測信號分成兩路,第一路被測信號進入信號整形處理步驟,第二路被測信號進入峰值檢波處理步驟;上述信號整形處理步驟,用于將正弦形式的第一路被測信號Fx整形成FPGA能夠接受處理的信號形式,根據所選FPGA不同,整形后的信號電平形式是5V?TTL電平或3.3V?LVTTL電平,并將整形后的信號提供給FPGA中的事件計數器進行計數;在上述峰值檢波處理步驟中,利用高速峰值檢波器件即二極管或三極管對第二路被測信號進行峰值檢波,當被測信號是連續波時,經高速峰值檢波后變成為一高電平信號,當被測信號是脈沖調制后的載波信號時,經高速峰值檢波后變成為有高有低的包絡信號,該包絡信號高電平持續的時間為調制信號的脈沖寬度,低電平持續的時間為調制信號脈沖關的時間,并將檢波后的信號分成兩路,第一路檢波信號進入脈沖整形處理子步驟,第二路檢波信號進入脈沖狀態檢測子步驟,與此同時,通過時基的內部時鐘或外部時鐘為FPGA內部的閘門產生器和時間計數器提供基準參考信號Fo;上述脈沖整形子步驟用于將第一路檢波信號經過脈沖整形后變成FPGA能夠接受處理的信號形式,根據所選FPGA不同,整形后的檢波信號電平形式是5V?TTL電平或3.3V?LVTTL電平,整形后的檢波信號提供給FPGA中的閘門產生器;在上述脈沖狀態檢測子步驟中,利用高速比較器對第二路檢波信號與參考電平進行比較,設置比較參考電平,當被測檢波信號為連續波時,比較器的輸出結果為高電平1,當被測檢波信號為脈沖調制載波時,比較器的輸出結果為低電平0,將比較的結果信息送到CPU進行處理。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國電子科技集團公司第四十一研究所,未經中國電子科技集團公司第四十一研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310396139.8/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:替代PVC型材鋼襯用的材料
- 下一篇:一種碳纖維復合材料制品及制備方法





