[發明專利]一種非定長碼高速拼接硬件實現裝置有效
| 申請號： | 201310395810.7 | 申請日： | 2013-09-04 |
| 公開（公告）號： | CN103458247B | 公開（公告）日： | 2016-04-27 |
| 發明（設計）人： | 李冰;張林;劉勇;趙霞;王剛;董乾 | 申請（專利權）人： | 東南大學 |
| 主分類號： | H03M7/40 | 分類號： | H03M7/40 |
| 代理公司： | 南京經緯專利商標代理有限公司 32200 | 代理人： | 許方 |
| 地址： | 214135 江*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 定長 高速 拼接 硬件 實現 裝置 | ||
1.一種非定長碼高速拼接硬件實現裝置，其特征在于，包括8碼字拼接模 塊和定長碼至定長碼拼接模塊，其中，
8碼字拼接模塊用于將輸入的非定長碼拼接成8比特定長碼數據；
定長碼至定長碼拼接模塊用于將上述拼接后的8比特定長碼數據拼接成定 長碼數據并輸出；
其中，所述8碼字拼接模塊包括碼長累加模塊、累加和譯碼模塊、第一數據 暫存陣列、第二數據暫存陣列和多路選擇器，其中，
碼長累加模塊用于累計到當前位置的非定長碼的碼元總長；
累加和譯碼模塊用于將上述非定長碼的碼元總長解析成拼接控制信號，并分 別傳輸至第一數據暫存陣列、第二數據暫存陣列和多路選擇器；
第一數據暫存陣列和第二數據暫存陣列根據上述控制信號依次交替暫存碼 字數據，所述多路選擇器根據上述控制信號選取其中碼字數據存滿的數據暫存陣 列，將其中的碼字數據以8比特定長碼數據形式輸出。
2.根據權利要求1所述的一種非定長碼高速拼接硬件實現裝置，其特征在 于，所述定長碼至定長碼拼接模塊包括字節累加模塊、字節和譯碼模塊及數據暫 存陣列，其中，
字節累加模塊接收8碼字拼接模塊輸出的8比特定長碼數據，并計算到當前 位置總共的字節數目；
字節和譯碼模塊用于根據上述字節數目產生該字節的寫入位置和控制信號， 并將控制信號傳輸至數據暫存陣列；
數據暫存陣列用于根據上述控制信號暫存定長碼數據，當定長碼數據存滿 時，將定長碼數據輸出。
3.根據權利要求2所述的一種非定長碼高速拼接硬件實現裝置，其特征在 于，所述數據暫存陣列由D觸發器陣列和多路選擇器陣列構成，其中，
所述多路選擇器陣列包括至少一個多路選擇器，字節和譯碼模塊將解析成的 控制信號傳輸至多路選擇器陣列中的一個或多個多路選擇器中；
所述D觸發器陣列中D觸發器的個數與多路選擇器陣列中多路選擇器的個數 相同，且一一對應，多路選擇器根據字節和譯碼模塊解析成的控制信號將定長碼 數據存儲到與其對應的D觸發器中，該D觸發器根據自身的鎖存信號暫存定長碼 數據，當定長碼數據存滿時，將定長碼數據輸出。
4.根據權利要求3所述的一種非定長碼高速拼接硬件實現裝置，其特征在 于，所述D觸發器陣列中D觸發器的個數為8，所述多路選擇器陣列中多路選擇 器的個數為8。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于東南大學，未經東南大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310395810.7/1.html，轉載請聲明來源鉆瓜專利網。
