[發(fā)明專利]一種無靜態(tài)功耗的芯片打線選擇電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201310391755.4
• 申請(qǐng)日: 2013-09-02
• 公開（公告）號(hào): CN103457599B
• 公開（公告）日: 2019-02-15
• 發(fā)明（設(shè)計(jì)）人: 趙東世
• 申請(qǐng)（專利權(quán)）人: 矽恩微電子(廈門)有限公司
• 主分類號(hào): H03K19/0185
• 分類號(hào): H03K19/0185
• 代理公司: 廈門市新華專利商標(biāo)代理有限公司 35203
• 代理人: 廖吉保

本發(fā)明公開一種無靜態(tài)功耗的芯片打線選擇電路；PMOS管T1的D極與電路控制端及電路受控端連接，G極接電容C1及電阻R 2一端，還接PMOS管T4的D極；PMOS管T1的S極串聯(lián)電阻R1后接VDD、PMOS管T4的S極和G極及PMOS管T2的S極；電容C1的另一端接GND；電阻R2的另一端同時(shí)接PMOS管T2與NMOS管T3的D極，NMOS管T3的S極接GND，而PMOS管T2與NMOS管T3的G極相接后連接電路受控端。本發(fā)明只有電路控制端連接GND時(shí)需一根連接線，且電路控制端連接GND或者懸空都無靜態(tài)功耗。

技術(shù)領(lǐng)域

本發(fā)明涉及一種打線選擇電路，尤其是指一種無靜態(tài)功耗的芯片打線選擇電路。

背景技術(shù)

在集成電路設(shè)計(jì)中經(jīng)常通過對(duì)PAD（結(jié)合區(qū)）連接到GND（電源地）、不連線懸空或者連線到VCC（供電電壓）,進(jìn)而改變芯片內(nèi)部邏輯,從而實(shí)現(xiàn)一種裸片封裝成兩個(gè)或更多個(gè)不同功能的產(chǎn)品。

如圖1所示，現(xiàn)有技術(shù)無靜態(tài)功耗的芯片打線選擇電路，由電阻R及施密特觸發(fā)器組成；施密特觸發(fā)器一端接電阻R一端，另一端輸出邏輯信號(hào)給芯片；電阻R的另一端接芯片打線連接盤（Bonding PAD）；芯片打線連接盤通過連接線接VCC，施密特觸發(fā)器輸出高電平信號(hào)給芯片，芯片無靜態(tài)電流；或者，芯片打線連接盤通過連接線接GND，施密特觸發(fā)器輸出低電平信號(hào)給芯片，芯片無靜態(tài)電流，如表一所示。其缺陷在于：所述無靜態(tài)功耗的芯片打線選擇電路中的芯片打線連接盤（Bonding PAD）需接兩根連接線，影響集成電路的布局。

表一

如圖2所示，現(xiàn)有技術(shù)另一種無靜態(tài)功耗的芯片打線選擇電路，由電阻R及施密特觸發(fā)器組成；施密特觸發(fā)器一端接電阻R及芯片打線連接盤（Bonding PAD）一端，另一端輸出邏輯信號(hào)給芯片；電阻R的另一端接VDD（電路供電電壓）；芯片打線連接盤懸空，施密特觸發(fā)器輸出高電平信號(hào)給芯片，芯片無靜態(tài)電流；或者，芯片打線連接盤通過連接線接GND，施密特觸發(fā)器輸出低電平信號(hào)給芯片，芯片有靜態(tài)電流，如表二所示。所述芯片打線選擇電路中的芯片打線連接盤（Bonding PAD）需接一根連接線，然而，芯片打線連接盤接GND時(shí)，芯片有靜態(tài)電流。

表二

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種接線少且無靜態(tài)電流的無靜態(tài)功耗的芯片打線選擇電路。

為達(dá)成上述目的，本發(fā)明的解決方案為：

一種無靜態(tài)功耗的芯片打線選擇電路，包括PMOS管T1、電阻R1、電容C1、PMOS管T2、NMOS管T3、電阻R2及PMOS管T4；PMOS管T1的D極與電路控制端及電路受控端連接，G極接電容C1及電阻R 2一端，還接PMOS管T4的D極；PMOS管T1的S極串聯(lián)電阻R1后接VDD、PMOS管T4的S極和G極及PMOS管T2的S極；電容C1的另一端接GND；電阻R2的另一端同時(shí)接PMOS管T2與NMOS管T3的D極，NMOS管T3的S極接GND，而PMOS管T2與NMOS管T3的G極相接后連接電路受控端。

進(jìn)一步，電路控制端為芯片打線連接盤，芯片打線連接盤懸空或者接GND。

進(jìn)一步，電路受控端為輸出邏輯引腳，輸出邏輯引腳接芯片。

采用上述方案后，本發(fā)明應(yīng)用PMOS管T1、PMOS管T2、NMOS管T3所組成的鎖存器，拴鎖住邏輯狀態(tài)。應(yīng)用PMOS管T1、PMOS管T2、NMOS管T3工作在截止區(qū)，幾乎無靜態(tài)電流的特性，實(shí)現(xiàn)無靜態(tài)功耗。

應(yīng)用PMOS管T4以及PMOS管T2較小的寬長比和NMOS管T3較大的寬長比，確保芯片上電時(shí)PMOS管T1的G極為低電位，T1導(dǎo)通。