[發(fā)明專利]一種無靜態(tài)功耗的芯片打線選擇電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201310391755.4
• 申請(qǐng)日: 2013-09-02
• 公開（公告）號(hào): CN103457599B
• 公開（公告）日: 2019-02-15
• 發(fā)明（設(shè)計(jì)）人: 趙東世
• 申請(qǐng)（專利權(quán)）人: 矽恩微電子(廈門)有限公司
• 主分類號(hào): H03K19/0185
• 分類號(hào): H03K19/0185
• 代理公司: 廈門市新華專利商標(biāo)代理有限公司 35203
• 代理人: 廖吉保

1.一種無靜態(tài)功耗的芯片打線選擇電路，其特征在于：包括PMOS管T1、電阻R1、電容C1、PMOS管T2、NMOS管T3、電阻R2及PMOS管T4；PMOS管T1的D極與電路控制端及電路受控端連接，G極接電容C1及電阻R 2一端，還接PMOS管T4的D極；PMOS管T1的S極串聯(lián)電阻R1后接VDD、PMOS管T4的S極和G極及PMOS管T2的S極；電容C1的另一端接GND；電阻R2的另一端同時(shí)接PMOS管T2與NMOS管T3的D極，NMOS管T3的S極接GND，而PMOS管T2與NMOS管T3的G極相接后連接電路受控端；

合理設(shè)置寬長比，使PMOS管T4以及PMOS管T2的寬長比小于NMOS管T3的寬長比，確保芯片上電時(shí)PMOS管T1的G極為低電位，T1導(dǎo)通。

2.如權(quán)利要求1所述的一種無靜態(tài)功耗的芯片打線選擇電路，其特征在于：電路控制端為芯片打線連接盤，芯片打線連接盤懸空或者接GND。

3.如權(quán)利要求1所述的一種無靜態(tài)功耗的芯片打線選擇電路，其特征在于：電路受控端為輸出邏輯引腳，輸出邏輯引腳接芯片。