[發(fā)明專利]基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201310389075.9
• 申請(qǐng)日: 2013-08-30
• 公開（公告）號(hào): CN103441741A
• 公開（公告）日: 2013-12-11
• 發(fā)明（設(shè)計(jì)）人: 孫業(yè)超;黃卓磊;王瑋冰
• 申請(qǐng)（專利權(quán)）人: 江蘇物聯(lián)網(wǎng)研究發(fā)展中心
• 主分類號(hào): H03F3/45
• 分類號(hào): H03F3/45;G05F1/56
• 代理公司: 無錫市大為專利商標(biāo)事務(wù)所 32104
• 代理人: 曹祖良

技術(shù)領(lǐng)域

本發(fā)明涉及一種帶隙基準(zhǔn)電路中使用的運(yùn)算放大器結(jié)構(gòu)，具體是一種基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)，屬于集成電路領(lǐng)域。

背景技術(shù)

帶隙基準(zhǔn)電路作為數(shù)據(jù)轉(zhuǎn)換電路和存儲(chǔ)器電路的關(guān)鍵部分之一，對(duì)輸出基準(zhǔn)的精度要求越來越高，各種曲率補(bǔ)償和高階補(bǔ)償層出不窮。而事實(shí)上造成基準(zhǔn)精度差的最大原因來自運(yùn)放的參數(shù)指標(biāo)是否足夠好。當(dāng)然還有不少運(yùn)放采用前置斬波電路或者相關(guān)雙采樣電路等方式來達(dá)到更好的基本消除失調(diào)的效果。但是很明顯的問題是，這些手段不但增加了電路設(shè)計(jì)的復(fù)雜度，而且必須用到數(shù)字電路的控制信號(hào)。如果是用在純模擬電路的領(lǐng)域，就不太適用了。所以怎樣從運(yùn)放本身來找到消除或者減小失調(diào)的合理設(shè)計(jì)是個(gè)需要得到更多關(guān)注的問題。

發(fā)明內(nèi)容

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)，從運(yùn)算放大器本身找到減小失調(diào)電壓的合理設(shè)計(jì)。

按照本發(fā)明提供的技術(shù)方案，所述基于帶隙基準(zhǔn)的減小失調(diào)電壓的運(yùn)放電路結(jié)構(gòu)包括：由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8構(gòu)成的電流鏡，PMOS管P5和PMOS管P6共柵極，并接第一偏置電壓，PMOS管P7和PMOS管P8共柵極，并接第二偏置電壓，PMOS管P5漏極接PMOS管P7源極，PMOS管P6漏極接PMOS管P8源極，PMOS管P7漏極接NMOS管N1漏極和NMOS管N3柵極，PMOS管P8漏極接NMOS管N2漏極、NMOS管N4柵極、PMOS管P10柵極、PMOS管P9漏極、PMOS管P9源極、NMOS管N13柵極，PMOS管P10源極漏極相連并連接PMOS管P9柵極、NMOS管N13漏極、PMOS管P11漏極、PMOS管P11柵極并作為運(yùn)放的輸出，PMOS管P11源極接PMOS管P12漏極，PMOS管P12柵極接所述第一偏置電壓，NMOS管N1源極接NMOS管N3漏極，NMOS管N2源極接NMOS管N4漏極；所述PMOS管P5源極、PMOS管P6源極、PMOS管P12源極均接電源，NMOS管N3源極、NMOS管N4源極、NMOS管N13源極均接地；N2柵極為正相輸入端，N1柵極為反相輸入端。

所述NMOS管N1和NMOS管N2為工作在亞閾值區(qū)的NMOS輸入對(duì)管，用于減小過驅(qū)動(dòng)電壓從而減小失調(diào)。

所述由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8構(gòu)成的電流鏡中，四個(gè)管子都工作在飽和區(qū)，且過驅(qū)動(dòng)電壓設(shè)計(jì)到400mV~600mV，同樣用于減小失調(diào)。

所述NMOS管N3、NMOS管N4構(gòu)成的尾電流管工作在飽和狀態(tài)，而且與輸入對(duì)管NMOS管N1和NMOS管N2共同形成的結(jié)構(gòu)不但確保NMOS管N1和NMOS管N2工作在亞閾值區(qū)，還起到建立共模負(fù)反饋的作用。

所述PMOS管P9、PMOS管P10構(gòu)成米勒補(bǔ)償結(jié)構(gòu)。

本發(fā)明的優(yōu)點(diǎn)是：明顯減小了運(yùn)放失調(diào)電壓，簡(jiǎn)化了共模反饋電路，減小了無源元件占用的面積。特別適于在帶隙基準(zhǔn)源中應(yīng)用，而且是先進(jìn)工藝的低電源電壓情形下。用PMOS對(duì)管構(gòu)成的米勒補(bǔ)償結(jié)構(gòu)有效替代了傳統(tǒng)的多晶硅電阻和PIP電容串聯(lián)的阻容結(jié)構(gòu)，不但節(jié)省了大量面積，而且對(duì)穩(wěn)定性和增益的提升都有更好的效果。

附圖說明

圖1是本發(fā)明的電路結(jié)構(gòu)原理圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。

本發(fā)明根據(jù)運(yùn)放失配的原理性分析，對(duì)于失調(diào)電壓的兩個(gè)重要影響因素，輸入放大對(duì)管和負(fù)載電流鏡的參數(shù)，分別將輸入管的過驅(qū)動(dòng)電壓盡量調(diào)小并且確保進(jìn)入亞閾值工作區(qū)，同時(shí)把電流鏡的過驅(qū)動(dòng)電壓盡量調(diào)大而且使其進(jìn)入穩(wěn)定的飽和區(qū)。