[發明專利]凸點結構

有效

• 申請號: 201310388971.3
• 申請日: 2013-08-30
• 公開（公告）號: CN103413799A
• 公開（公告）日: 2013-11-27
• 發明（設計）人: 施建根;吳謙國;陳文軍
• 申請（專利權）人: 南通富士通微電子股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體封裝領域，尤其涉及一種凸點結構。

背景技術

半導體封裝是指將晶圓按照產品型號及功能需求加工得到獨立芯片的過程?，F有半導體封裝包括引線鍵合封裝和倒裝芯片封裝等方式。與引線鍵合封裝方式相比，倒裝芯片封裝方式具有封裝密度高，散熱性能優良，輸入/輸出(I/O)端口密度高和可靠性高等優點。

較早的倒裝芯片封裝方式在芯片上設置焊墊，并利用設置在焊墊（包括輸入/輸出焊墊）上的凸點與封裝基板進行焊接，實現芯片封裝。隨著半導體行業向微型化方向發展，形成于晶圓上芯片的密度越來越大，相應的，晶圓上焊墊和凸點的密度越來越大，凸點之間的距離越來越小，僅利用較大體積的凸點直接與封裝基板進行焊接易出現凸點橋接的問題，即相鄰的凸點發生短路連接。

為解決凸點橋接問題，業界提出內連線銅柱技術(copper?interconnect?post?technology)。內連線銅柱技術中，芯片通過銅柱和位于銅柱上的凸點連接到封裝基板上。由于銅柱的引入，凸點的高度可以大幅減小，凸點之間可具有較小的間距，因此凸點橋接問題被減弱，同時銅柱的引入還降低了封裝電路的電容承載(capacitance?load)。

現有技術公開了一種凸點結構，參考圖1，包括：半導體襯底101；焊墊層103，設置于所述半導體襯底101上；鈍化層105，設置于所述芯片101和所述焊墊層103上，所述鈍化層105包括第一開口，所述第一開口暴露出至少部分所述焊墊層103；凸點下金屬層107b，位于所述第一開口的底部和側壁以及第一開口周圍部分寬度的鈍化層105上；銅金屬層113，位于所述凸點下金屬層107b上，所述銅金屬層113的下表面大于所述凸點下金屬層107b的上表面；凸點115b，位于所述銅金屬層113上。

然而，在對上述工藝所形成芯片封裝結構進行測試時發現，所形成芯片封裝結構可靠性差，易發生失效。

更多芯片封裝技術請參考公開號為CN102403290A（公開日為2012年4月4日）的中國專利申請。

發明內容

本發明解決的問題是提供一種凸點結構，提高芯片封裝結構的可靠性和耐用性。

為解決上述問題，本發明提供一種凸點結構，包括：

半導體襯底，位于半導體襯底上的焊墊層和鈍化層，所述焊墊層鑲嵌于鈍化層中，且通過鈍化層上的開口暴露出焊墊層；

金屬柱，位于開口內的焊墊層上及開口周圍部分鈍化層上，所述金屬柱包括位于焊墊層上的第一金屬層和位于第一金屬層上的第二金屬層，所述第一金屬層的水平投影面積大于第二金屬層的水平投影面積；

凸點，位于所述金屬柱上。

可選的，所述第一金屬層與第二金屬層的截面成倒T形。

可選的，所述第一金屬層與第二金屬層的厚度比為1：80～1：60。

可選的，所述第一金屬層的厚度為0.5μm～2μm，第二金屬層的厚度為40μm～120μm。

可選的，所述金屬柱的材料為銅或者銅合金?？蛇x的，所述凸點結構還包括：凸點下金屬層，位于焊墊層和金屬柱之間。

可選的，所述凸點結構還包括：緩沖層，位于所述鈍化層上。

可選的，所述緩沖層的材料為環氧樹脂、聚酰亞胺或者苯并環丁烯樹脂。

可選的，所述凸點結構還包括：粘附層，位于所述金屬柱和所述凸點之間。

可選的，所述粘附層的材料為鎳、錫、錫鉛、金、銀、鈀和銦中的一種或者多種的任意組合。

可選的，所述凸點的材料為錫或者錫合金。

與現有技術相比，本發明的技術方案具有以下優點：

本技術方案中，所述金屬柱包括位于焊墊層上的第一金屬層和位于第一金屬層上的第二金屬層，所述第一金屬層的水平投影面積大于第二金屬層的水平投影面積。使第一金屬層與焊墊層的接觸面增大，提高了金屬柱與焊墊層之間的粘附性，避免金屬柱與焊墊之間發生分層，提高了芯片封裝結構的可靠性和耐用性。同時第二金屬層水平投影面積做小，避免凸點間橋接情況的產生。

另外，由于金屬柱中的第一金屬層與焊墊層的接觸面積增大，能夠有效緩解金屬柱與焊墊層結合處的應力，避免熱膨脹不均勻導致的焊墊斷裂，進而避免芯片封裝結構失效；同時，金屬柱與焊墊層之間較大的接觸面還能夠緩解金屬柱對半導體襯底的壓力，避免過大的壓力對半導體襯底造成損傷，提高芯片封裝結構的可靠性和耐用性。

附圖說明

圖1是現有技術中凸點結構的示意圖；

圖2是本發明第一實施例中凸點結構的示意圖；