[發明專利]高產量半導體裝置

有效

• 申請號: 201310386708.0
• 申請日: 2013-08-30
• 公開（公告）號: CN103474421B
• 公開（公告）日: 2016-10-12
• 發明（設計）人: 俞志明;呂忠;G·辛格;顧偉
• 申請（專利權）人: 晟碟信息科技（上海）有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L21/66;H01L21/50
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

背景技術

便攜式消費電子產品的需求的強勁增長驅動了高容量存儲器件的需求。諸如閃存存儲卡的非易失性半導體存儲器件被廣泛用以滿足對數字信息存儲和交換的日益增長的需求。其便攜性、多用性和耐震設計以及其高可靠性和大容量已經使得這樣的存儲器件理想地用于各種電子設備中，包括例如數碼相機、數碼音樂播放器、視頻游戲控制臺、PDA和蜂窩電話中。

雖然已知了許多各式各樣的封裝構造，但是將閃存存儲卡通常制造為系統級封裝（SiP）或多芯片模塊（MCM），其中，在小的足印（footprint）襯底上安裝和互連多個裸芯（die）。該襯底通常可以包括具有在一側或兩側上蝕刻有導電層的剛性的電介質基底。在裸芯和導電層之間形成電連接，且導電層提供電引導結構而將裸芯連接到主機裝置。一旦裸芯和襯底之間形成了電連接，然后該組件典型地包封在提供保護性封裝的模塑復合物（molding?compound）中。

在圖1和2中示出傳統半導體封裝體20的剖面側視圖和俯視圖（圖2中沒有模塑復合物）。典型的封裝體包括多個粘附到襯底26的半導體裸芯、諸如閃存裸芯22和控制器裸芯24。在裸芯制造工藝期間，多個裸芯接合襯墊28可形成在半導體裸芯22、24上。類似地，多個接觸襯墊30可形成在襯底26上。裸芯22可以粘附到襯底26，然后可以在裸芯22上安裝裸芯24。然后，通過在各個裸芯接合襯墊28和接觸襯墊30對之間粘附引線接合件32，可以將所有裸芯電耦合于襯底。一旦所有電連接形成，裸芯和引線接合件可包封在模塑復合物34中，以密封該封裝體和保護裸芯和引線接合件。

為了最高效地使用封裝體足印，已知在彼此頂上堆疊半導體裸芯，半導體裸芯彼此完全重疊且在相鄰裸芯之間具有間隔體層，或如圖1和2所示具有偏移。在偏移構造中，一裸芯堆疊在另一裸芯頂上使得下面的裸芯的接合襯墊被暴露。偏移構造有利于方便地接近堆疊中的每個半導體裸芯上的接合襯墊。

隨著半導體裸芯變得越來越薄，且為了增加半導體封裝體中的存儲器容量，半導體封裝體的裸芯堆疊中的裸芯數量繼續增加。這里存在的一個問題是當在裸芯堆疊的測試期間單個裸芯失效時，通常整個裸芯堆疊就被丟棄。提高產量以使大裸芯堆疊是值得的變得重要。

發明內容

在一個例子中，本技術涉及一種半導體裝置，包括：襯底；粘附到襯底的第一裸芯堆疊；第一組引線接合件，將第一裸芯堆疊引線接合到襯底；第一模塑復合物，至少包封第一組引線接合件；第二裸芯堆疊，安裝在第一裸芯堆疊上方；第二組引線接合件，將第二裸芯堆疊引線接合到襯底；第二模塑復合物，至少包封第二組裸芯堆疊、第二組引線接合件和第一模塑復合物。

在另一例子中，本技術涉及一種半導體裝置，包括：襯底；粘附到襯底的第一裸芯堆疊；第一組引線接合件，將第一裸芯堆疊引線接合到襯底；第一模塑復合物，至少包封第一組引線接合件；第二裸芯堆疊，安裝在第一模塑復合物和第一裸芯堆疊上方；第二組引線接合件，將第二裸芯堆疊引線接合到襯底；第二模塑復合物，包封第二裸芯堆疊、第二組引線接合件、第一模塑復合物和未被第一模塑復合物包封的第一裸芯堆疊的任何部分。

在另一例子中，本技術涉及一種用于形成半導體裝置的方法，包括：(a)在襯底上安裝第一裸芯堆疊；(b)將第一裸芯堆疊電連接到襯底；(c)包封第一裸芯堆疊的至少一部分；(d)測試第一裸芯堆疊的功能性；(e)如果在步驟（d）中第一裸芯堆疊在預定參數內工作，則將第二裸芯堆疊安裝在第一裸芯堆疊上；(f)將第二裸芯堆疊電連接到襯底；以及(g)在第二包封步驟中包封第二裸芯堆疊。

附圖說明

圖1是傳統半導體封裝體的剖面側視圖。

圖2是傳統襯底和接合半導體裸芯的引線的俯視圖。

圖3是根據本發明的實施例的半導體裝置的整體制造工藝的流程圖。

圖4是在根據本技術的實施例的制造工藝中的第一步的半導體裝置的側視圖。

圖5是在根據本技術的實施例的制造工藝中的第二步的半導體裝置的俯視圖。

圖6是在根據本技術的實施例的制造工藝中的第三步的半導體裝置的側視圖。

圖7是在根據本技術的實施例的制造工藝中的第四步的半導體裝置的側視圖。

圖8是在根據本技術的實施例的制造工藝中的第五步的半導體裝置的側視圖。

圖9是在根據本技術的實施例的制造工藝中的第五步的半導體裝置的簡化透視圖。

圖10是在根據本技術的實施例的制造工藝中的第六步的半導體裝置的側視圖。

圖11是在根據本技術的實施例的制造工藝中的第七步的半導體裝置的側視圖。