[發(fā)明專利]提高整合被動器件電感器Q值的方法

在審

• 申請?zhí)枺?/td>: 201310385895.0
• 申請日: 2013-08-29
• 公開（公告）號: CN103426729A
• 公開（公告）日: 2013-12-04
• 發(fā)明（設(shè)計）人: 黎坡
• 申請（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/265;H01L23/64
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種提高整合被動器件電感器Q值的方法以及由此制成的整合被動器件電感器。

背景技術(shù)

整合被動器件（Integrated?Passive?Device,簡稱IPD，也稱為集成無源器件）指的是在高阻硅襯底上制作的電阻、電容、電感等被動器件。其中，通過在高阻硅襯底上進行器件制作以得到高性能。

對于作為整合被動器件的電感器（本文中稱為整合被動器件電感器）而言，其最重要的性能是電感器的品質(zhì)因子Q，在高阻襯底上制作電感時電感Q值主要由襯底電阻決定，襯底電阻越高，電感Q值越大，電感性能越好。然而我們發(fā)現(xiàn)由于高阻襯底摻雜濃度非常低，襯底表面容易發(fā)生反型或積累而在表面形成一層導(dǎo)電層，該導(dǎo)電層會降低襯底的有效阻抗從而使得電感Q值和性能下降,當襯底阻抗越高時該現(xiàn)象越明顯。

圖1示意性地示出了根據(jù)現(xiàn)有技術(shù)的整合被動器件電感器。如圖1所示，在現(xiàn)有技術(shù)中，對于整合被動器件電感器的制造，一般是在高阻硅襯底1上直接生長一個層間絕緣層(ILD：Interlayer?Dielectric)2，然后開始在層間絕緣層層2上淀積金屬制作電感器3。

但是，隨著對器件性能要求的提高，希望能夠提供一種能夠提高整合被動器件電感器的Q值的技術(shù)方案。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠提高整合被動器件電感器的Q值的方法。

發(fā)明人有利地發(fā)現(xiàn)提高高阻硅襯底表面的缺陷數(shù)會使得表面產(chǎn)生的反型或積累電荷數(shù)大大減小，從而能高阻硅襯底有效阻值不會下降而保持電感的高Q值。

根據(jù)本發(fā)明的第一方面，提供了一種提高整合被動器件電感器Q值的方法，其包括：首先，提供高阻硅襯底；此后，在對所提供的高阻硅襯底不經(jīng)過任何處理的情況下直接對高阻硅襯底進行離子注入，從而在高阻硅襯底表面中注入摻雜原子；隨后，在高阻硅襯底上直接生長一個層間絕緣層，以使得層間絕緣層直接形成在高阻硅襯底上；然后，在層間絕緣層層上淀積金屬層，并形成金屬層的圖案從而制作電感器。

優(yōu)選地，所述高阻硅襯底是高阻硅襯底。

優(yōu)選地，對高阻硅襯底進行離子注入時在高阻硅襯底表面中注入的摻雜原子是Ar原子或Si原子。

優(yōu)選地，所述層間絕緣層為二氧化硅層。

根據(jù)本發(fā)明的第二方面，提供了一種整合被動器件電感器，其包括：直接布置在高阻硅襯底上的層間絕緣層、以及布置在層間絕緣層層上的形成有金屬層圖案以形成電感器的金屬層；其中，高阻硅襯底表面通過離子注入而變成非晶化。

優(yōu)選地，所述高阻硅襯底是高阻硅襯底。

優(yōu)選地，高阻硅襯底表面中的摻雜原子為Ar原子或Si原子。

優(yōu)選地，所述層間絕緣層為二氧化硅層。

同樣地，在本發(fā)明中，通過在高阻硅襯底表面離子注入一層摻雜原子（Ar原子或Si原子），使得高阻硅襯底與介電層的接觸表面變成非晶化，而且有效地增加了體硅的表面缺陷密度，降低了表面產(chǎn)生的電荷數(shù)，從而有效地提高了整合被動器件電感器Q值。

附圖說明

結(jié)合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中：

圖1示意性地示出了根據(jù)現(xiàn)有技術(shù)的整合被動器件電感器。

圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的提高整合被動器件電感器Q值的方法的離子注入步驟。

圖3示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的整合被動器件電感器。

需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

具體實施方式

為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進行詳細描述。

根據(jù)本發(fā)明優(yōu)選實施例的提高整合被動器件電感器Q值的方法包括：

首先，提供襯底1；其中，優(yōu)選的，襯底1是高阻硅襯底；“高阻硅襯底”指的是電阻率大于或等于100歐姆·厘米的硅高阻硅襯底。

此后，在對所提供的高阻硅襯底1不經(jīng)過任何處理的情況下直接對高阻硅襯底1進行離子注入，從而在高阻硅襯底表面中注入摻雜原子4，如圖2的所示；

其中，優(yōu)選地，對高阻硅襯底1進行離子注入時在高阻硅襯底表面中注入的摻雜原子4是Ar原子或Si原子。優(yōu)選地，離子注入時的注入能量10kev，注入濃度1e¹⁵cm^-2。