[發明專利]微米級半導體器件的封裝方法及形成的封裝結構在審
| 申請號: | 201310385544.X | 申請日: | 2013-08-30 |
| 公開(公告)號: | CN104425291A | 公開(公告)日: | 2015-03-18 |
| 發明(設計)人: | 吳勇軍 | 申請(專利權)人: | 吳勇軍 |
| 主分類號: | H01L21/56 | 分類號: | H01L21/56;H01L23/31 |
| 代理公司: | 蘇州華博知識產權代理有限公司 32232 | 代理人: | 孫艷 |
| 地址: | 415305 湖南省常德市*** | 國省代碼: | 湖南;43 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 微米 半導體器件 封裝 方法 形成 結構 | ||
技術領域
本發明涉及一種半導體器件的封裝技術,特別涉及一種微米級半導體器件的封裝方法及形成的封裝結構。
背景技術
隨著兼具輕、薄、便攜、效率高、多動能和性價比高等多種特性的電子消費品的快速發展,其所依賴的微米級半導體器件也就應運而生并且隨之發展。對于這種微米級半導體器件,晶片級封裝技術(WL-CSP)和覆晶封裝技術(Flip?Chip)是對其進行封裝的主要技術,特別用于高密度和高端產品的封裝。其中,覆晶封裝技術作為取代傳統的引線鍵合(Wire?Bonding)工藝的技術之一,其所需的基板尺寸縮小并且接觸點中心距變小。而覆晶封裝技術的優點主要在于:晶片電性能好、位置精度高、寄生電容和寄生電感低、能有效解決信號延遲等問題,同時其空間減小、成本低,并且降低了阻抗而取得了優秀的電性能、減少了接觸點和提高了散熱性從而取得了優秀的可靠性。
在上述的封裝技術中,在晶片上添加涂覆材料是一常用的步驟,其一般就是將涂覆材料添加在導體柱(一般為銅柱等金屬柱)的表面以及導體柱周圍的晶片的表面。添加涂覆材料的主要目的是防止導體柱氧化,增強導體柱與基底的結合力。目前,對于涂覆材料的添加,其所形成的涂覆材料層的厚度不一。而過厚的涂覆材料層不僅浪費材料、增加損耗,而且也會增加去膠(添加涂覆材料后還需要將部分的涂覆材料去除,露出導體柱的頂端)的難度。下面,引入兩篇現有技術,來對目前的封裝技術中涂覆材料層的厚度控制進行說明。
首先介紹現有技術1,這篇現有技術也是被本專利申請即將介紹的現有技術2所引用的作為其背景技術中所進行介紹和對比的現有技術,因此,我們介紹的關于現有技術1的部分內容皆可以從現有技術2中得到。在此,我們將其在此再次引入,來對涂覆材料層的厚度控制進行說明。
參見圖1和圖2A-E,在現有技術1的封裝過程中,涂覆材料層215施加到半導體晶片205上并浸沒銅柱210(即導體柱),然后再去研磨掉涂覆材料的多余部分直到露出柱的上表面220。其中,涂覆材料層215是用旋轉涂覆工藝施加的。典型地,施加每層厚度約40-59μm的兩層材料以制備厚度約100μm的合成涂覆材料層215。因此,涂覆材料層215的厚度基本上是等同于銅柱210的高度的,其對涂覆材料的用量無疑較大,造成了材料的浪費;并且使用旋轉涂覆工藝進行施加,也會對涂覆材料造成一定量的浪費。
以下,介紹現有技術2。現有技術2是一篇公開號為CN1486509A的中國專利文獻,其公開了一種形成晶片級別芯片規模封裝的方法及由此形成的封裝。
參見圖3和圖4A-E,在現有技術2的封裝過程中,將涂覆材料層410施加到晶片205上,并使柱210伸出涂覆材料410的上表面,然后蝕刻掉柱210上和周圍的多余涂覆材料410。繼續參考圖4C,在圖3所示的步驟中,在半導體晶片205上施加液體形式的涂覆材料410,以形成上表面相對銅柱210的高度更低的涂覆材料層410。因此,具有金層405的銅柱210從涂覆材料層410伸出。理想地,涂覆材料層410?低20-30μm。涂覆材料層410是使用擠壓工藝形成的。可以用例如美國得克薩斯達拉斯FAS技術公司的MicroE擠壓涂覆設備完成。
采用分配形成涂覆材料層410的涂覆材料的80-90%的擠壓涂覆工藝,一次分配可以制備具有需要厚度的涂覆材料層410。此外,擠壓涂覆工藝可以分配具有所需厚度的涂覆材料到2%的公差。在平板顯示器的制造中典型地使用擠壓涂覆。
涂覆材料層410也可以使用公知的旋轉涂覆工藝形成,然而,必須能對旋轉涂覆工藝進行控制,以制備具有預定厚度的涂覆材料層410。
形成涂覆材料層410的另一方法是在這里作為參考引入的結合Teflon膜使用模制工藝,它類似于轉讓給日本Apic?Yamada公司的美國專利5,891,384中介紹的工藝。
圖5示出了形成了涂覆材料層410之后,具有金層405的一個銅柱210的放大剖面圖。涂覆材料410的固化層的一部分505附著到金層405的上表面510,固化的涂覆材料410的一部分515附著到銅柱210的側面520。
從現有技術2所公開的關于添加涂覆材料層的介紹,我們可以看到,其主要采用了擠壓工藝在晶片表面形成涂覆材料層,其次也采用了可選的經過控制的旋轉涂覆工藝,還有結合Teflon膜使用模制工藝。所形成的涂覆材料層的形狀就如圖4C-D中所示出的,最后形成的涂覆材料層410的厚度略低于銅柱的高度,基本填滿了銅柱之間的空間,涂覆材料的用量雖然相較于現有技術1得到了減少,但是還是形成了一定的浪費。
發明內容
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于吳勇軍,未經吳勇軍許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310385544.X/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





