[發(fā)明專(zhuān)利]臺(tái)階狀氧化層Au/SiO2/Si納米柱存儲(chǔ)器件的制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310383280.4
• 申請(qǐng)日: 2013-08-29
• 公開(kāi)（公告）號(hào): CN103413787A
• 公開(kāi)（公告）日: 2013-11-27
• 發(fā)明（設(shè)計(jì)）人: 陳松巖;亓東鋒;劉翰輝;李成
• 申請(qǐng)（專(zhuān)利權(quán)）人: 廈門(mén)大學(xué)
• 主分類(lèi)號(hào): H01L21/8247
• 分類(lèi)號(hào): H01L21/8247
• 代理公司: 廈門(mén)南強(qiáng)之路專(zhuān)利事務(wù)所(普通合伙) 35200
• 代理人: 馬應(yīng)森;戴深峻

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體存儲(chǔ)器，尤其是涉及一種臺(tái)階狀氧化層Au/SiO₂/Si納米柱存儲(chǔ)器件的制備方法。

背景技術(shù)

半導(dǎo)體存儲(chǔ)器是微電子學(xué)的一個(gè)重要分支，它具有對(duì)信息進(jìn)行存儲(chǔ)與處理的功能，廣泛地應(yīng)用于各種微電子設(shè)備中。隨著非揮發(fā)存儲(chǔ)器進(jìn)入20nm工藝節(jié)點(diǎn)，傳統(tǒng)的基于多品硅浮柵結(jié)構(gòu)的存儲(chǔ)器在結(jié)構(gòu)性能上遇到很多限制。當(dāng)存儲(chǔ)器單元的尺寸進(jìn)一步減小，接近物理極限時(shí)，通過(guò)減小單元尺寸增大存儲(chǔ)容量的方法也會(huì)遇到困難，而通過(guò)使用多值多位存儲(chǔ)技術(shù)來(lái)增加存儲(chǔ)密度的方法就顯得更加重要。不同于單值單元(Single?level?cell,SLC)只能存儲(chǔ)兩種狀態(tài)，多值單元(Multilevel?cell,MLC)是利用不同的編程電壓或編程時(shí)間，改變存儲(chǔ)層上存儲(chǔ)的電荷數(shù)量得到多個(gè)不同的存儲(chǔ)狀態(tài)。通過(guò)讀取存儲(chǔ)單元的電流值可以確定單元的閾值電壓分布范圍，從而可以確定所存儲(chǔ)的多位比特值。

1995年的國(guó)際固態(tài)電路會(huì)議首次報(bào)道了一個(gè)32Mbit的MLC存儲(chǔ)器，開(kāi)啟了MLC技術(shù)的應(yīng)用和發(fā)展。1997年9月Intel公司首次推出了一個(gè)采用MLC技術(shù)2比特/單元的64Mbit的存儲(chǔ)器產(chǎn)品。MLC的存儲(chǔ)密度比SLC增加了1倍，編程/擦除電壓、讀出和寫(xiě)入速度等指標(biāo)和SLC完全一樣。基于多層納米晶、金屬混合物納米晶的結(jié)構(gòu)，可以實(shí)現(xiàn)多位存儲(chǔ)。多層納米晶能提供更多的電荷勢(shì)阱，從而增加電荷的俘獲數(shù)量,獲得更大的存儲(chǔ)窗口。2005年，Samanta等人（[1]Samanta?S?K,Singh?P?K,Yoo?W?J,et?al.,Enhancement?of?memory?window?in?short?channel?non-volatile?memory?devices?using?double?layer?tungsten?nanocrystals,Int?Elec?Dev?Meet?Tech?Dig.Washington?D?C,USA.1702173，2005)比較研究了HfAlO介質(zhì)層中單層和雙層Wu納米晶的電荷存儲(chǔ)效應(yīng)。結(jié)果表明：雙層納米晶表現(xiàn)出更大的存儲(chǔ)窗口、更快的擦寫(xiě)速度和更好的數(shù)據(jù)保持能力。2007年，Jin?Lu等人（[2]Jin?Lu,Zheng?Zuo,Yubin?Chen,Yi?Shi,Lin?Pu,and?Youdou?Zheng,Charge?storage?characteristics?in?metal-oxide-semiconductor?memory?structure?based?on?gradual?Ge_1-xSi_x/Si?heteronanocrystals,Appl?Phys?Lett,92,013105，2008)采用Ge_1-xSi_x/Si異質(zhì)結(jié)納米晶作為存儲(chǔ)層，從理論和實(shí)驗(yàn)上驗(yàn)證了通過(guò)能帶理論可以有效地解決快速編程與長(zhǎng)存儲(chǔ)時(shí)間的矛盾。2011年，C.W.Lin等人（[3]C.W.Lin,T.S.Pan,M.C.Chen,Y.J.Yang,Y.Tai,and?Y.F.Chen,Organic?bistable?memory?based?on?Au?nanoparticle/ZnO?nanorods?composite?embedded?in?poly?layer,Appl.Phys.Lett.,99,023303，2011）采用Aunanoparticle/ZnO?nanorods作為存儲(chǔ)層，制備出了基于有機(jī)材料的存儲(chǔ)器。2012年，Z.Z.Lwin等人（[4]Z.Z.Lwin,K.L.Pey,Q.Zhang,M.Bosman,Q.Liu?et?al.Study?of?charge?istribution?and?charge?loss?in?dual-layer?metalnanocrystal-embedded?high-k/SiO2gate?stack?Appl?Phys?Lett100,193109，2012）采用雙層金屬納米晶作為存儲(chǔ)層，成功制備出雙層Pt納米晶存儲(chǔ)器，從機(jī)理上詳細(xì)闡述了多層納米晶對(duì)保留時(shí)間的優(yōu)化作用。

然而，對(duì)于多層納米晶存儲(chǔ)器，由于上層的納米晶體離溝道較遠(yuǎn)，電荷直接隧穿回襯底相對(duì)困難；同時(shí)，由于庫(kù)侖阻塞效應(yīng)和能級(jí)量子化效應(yīng)，上下層納米晶之間電荷的隧穿被抑制，導(dǎo)致了工作電壓較大；而混合物金屬納米晶存儲(chǔ)器制作工藝復(fù)雜，不同金屬間的納米尺度控制條件苛刻，均勻性差，平帶電壓差值不穩(wěn)定，邊界不清。

發(fā)明內(nèi)容