[發(fā)明專利]多芯片封裝系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201310378796.X
• 申請(qǐng)日: 2013-08-27
• 公開(kāi)（公告）號(hào): CN104103610B
• 公開(kāi)（公告）日: 2018-12-14
• 發(fā)明（設(shè)計(jì)）人: 鄭椿錫
• 申請(qǐng)（專利權(quán)）人: 愛(ài)思開(kāi)海力士有限公司
• 主分類號(hào): H01L23/48
• 分類號(hào): H01L23/48;H01L25/065;H01L23/31
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363
• 代理人: 俞波;石卓瓊

多芯片封裝系統(tǒng)包括：信號(hào)傳輸線，所述信號(hào)傳輸線與多個(gè)半導(dǎo)體芯片共同耦接以將數(shù)據(jù)從所述半導(dǎo)體芯片傳送到外部或者從外部傳送到半導(dǎo)體芯片；以及終結(jié)控制器，所述終結(jié)控制器適用于檢測(cè)信號(hào)傳輸線的負(fù)載值，并且基于負(fù)載值來(lái)控制對(duì)信號(hào)傳輸線的終結(jié)操作。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2013年4月11日提交的申請(qǐng)?zhí)枮?0-2013-0040066的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。

技術(shù)領(lǐng)域

本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體設(shè)計(jì)技術(shù)，更具體而言，涉及一種包括多個(gè)半導(dǎo)體芯片的多芯片封裝系統(tǒng)。

背景技術(shù)

一般地，包括雙數(shù)據(jù)速率同步DRAM（DDR SDRAM）的半導(dǎo)體器件已經(jīng)在各種方向發(fā)展以滿足用戶的需求。發(fā)展方向可以包括封裝技術(shù)。近來(lái)已經(jīng)提出多芯片封裝作為半導(dǎo)體器件的封裝技術(shù)。多芯片封裝包括構(gòu)造單芯片的多個(gè)半導(dǎo)體芯片，并且具有存儲(chǔ)功能的多個(gè)存儲(chǔ)芯片可以用來(lái)增加存儲(chǔ)容量，或者具有不同功能的多個(gè)存儲(chǔ)芯片可以用來(lái)改善期望的性能。供作參考，多芯片封裝可以根據(jù)配置而分成單層多芯片封裝和多層多芯片封裝。單層多芯片封裝包括彼此平行地布置在同一平面上（例如，共面）的多個(gè)半導(dǎo)體芯片，并且多芯片封裝中層疊有多個(gè)半導(dǎo)體芯片。

圖1是用于解釋現(xiàn)有的多芯片封裝的框圖。

參見(jiàn)圖1，多芯片封裝包括多個(gè)半導(dǎo)體芯片110和控制半導(dǎo)體芯片110的控制器120。多個(gè)半導(dǎo)體芯片110和控制器120經(jīng)由單傳輸線LL彼此連接，并且控制器120經(jīng)由信號(hào)傳輸線LL傳送預(yù)定的信號(hào)以便控制多個(gè)半導(dǎo)體芯片110。

此外，近來(lái)半導(dǎo)體器件已經(jīng)沿著儲(chǔ)存更大量的數(shù)據(jù)并且以更高的速度執(zhí)行各種操作的方向發(fā)展。因此，已經(jīng)逐步地增加如上所述的構(gòu)造多芯片封裝的半導(dǎo)體芯片110的數(shù)目。當(dāng)半導(dǎo)體芯片110的數(shù)目增加時(shí)，會(huì)意味著與控制器120連接的單傳輸線LL的負(fù)載也增加。此外，當(dāng)信號(hào)傳輸線LL的負(fù)載增加時(shí)，會(huì)意味著與增加的負(fù)載相對(duì)應(yīng)的延遲量被額外地反映到經(jīng)由信號(hào)傳輸線LL傳送的信號(hào)中。當(dāng)延遲量顯著地增加時(shí)，信號(hào)不會(huì)以高速度來(lái)傳送。

發(fā)明內(nèi)容

各種示例性實(shí)施例涉及一種能根據(jù)與多個(gè)半導(dǎo)體芯片共同連接的傳輸線的狀態(tài)來(lái)控制信號(hào)傳輸狀態(tài)的多芯片封裝系統(tǒng)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種多芯片封裝系統(tǒng)包括：信號(hào)傳輸線，所述信號(hào)傳輸線與多個(gè)半導(dǎo)體芯片共同耦接以將數(shù)據(jù)從半導(dǎo)體芯片傳送到外部或者從外部傳送到半導(dǎo)體芯片；以及終結(jié)控制器，所述終結(jié)控制器適用于檢測(cè)信號(hào)傳輸線的負(fù)載值，并且基于負(fù)載值控制對(duì)信號(hào)傳輸線的終結(jié)操作。

根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種多芯片封裝系統(tǒng)包括：控制器，所述控制器適用于產(chǎn)生用于控制多個(gè)半導(dǎo)體芯片的使能操作的使能信號(hào)；開(kāi)關(guān)模塊，所述開(kāi)關(guān)模塊適用于將信號(hào)傳輸線與多個(gè)半導(dǎo)體芯片耦接，其中，要耦接的半導(dǎo)體芯片的數(shù)目響應(yīng)于使能信號(hào)來(lái)確定；以及終結(jié)控制器，所述終結(jié)控制器適用于響應(yīng)于使能信號(hào)而控制對(duì)信號(hào)傳輸線的終結(jié)操作。

根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種多芯片封裝包括與用于傳送預(yù)定信號(hào)的穿通硅通孔（TSV）耦接的多個(gè)半導(dǎo)體芯片。每個(gè)半導(dǎo)體芯片包括：芯片身份（ID）發(fā)生器，所述芯片ID發(fā)生器適用于產(chǎn)生相應(yīng)半導(dǎo)體芯片的芯片ID，以及終結(jié)控制器，所述終結(jié)控制器用于響應(yīng)于芯片ID發(fā)生器的輸出信號(hào)而控制對(duì)TSV的終結(jié)操作。

根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種多芯片封裝系統(tǒng)包括：多芯片封裝，所述多芯片封裝包括與用于傳送預(yù)定信號(hào)的TSV耦接的多個(gè)半導(dǎo)體芯片；以及控制器，所述控制器適用于響應(yīng)于多個(gè)半導(dǎo)體芯片的數(shù)目而控制對(duì)TSV的終結(jié)操作。

附圖說(shuō)明

圖1是用于解釋現(xiàn)有的多芯片封裝的框圖。

圖2是用于解釋根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的多芯片封裝系統(tǒng)的框圖。