[發明專利]半導體器件和制造方法

有效

• 申請號: 201310378594.5
• 申請日: 2013-08-27
• 公開（公告）號: CN103681550B
• 公開（公告）日: 2018-09-14
• 發明（設計）人: 金東權;金基一
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L21/768
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 翟然

一種半導體器件包括具有下導體側壁的下導體、具有直接形成在下導體側壁上的阻擋膜側壁的阻擋膜、和形成在下導體的頂表面上的通路。阻擋膜側壁的頂部分是凹入的，使得阻擋膜側壁的頂表面在比下導體的頂表面低的水平。

技術領域

本發明構思總體涉及半導體器件及其制造方法。

背景技術

現代的半導體器件通過一系列復雜的制造工藝被制造。這些工藝中的一些包括準備襯底、沉積材料、選擇性蝕刻材料部分、清洗襯底等。在所應用的集合中，復雜連續的半導體制造工藝形成非常微小的結構、組件、元件、區域、連接件、特征等。大部分新興的半導體器件甚至比其前任者更密集的集成。因而，現代半導體器件的組成組件被設計為相互非常接近，并且通常以難以置信地小的幾何結構為特征。這樣的鄰近變窄且尺寸減小要求在制造工藝的應用中大的精度，因為相對于預定設計的甚至非常小的偏離也會導致整體半導體器件的突然故障。

幾乎所有的現代半導體器件都包括布置在基本襯底上方的不同材料層的多個導電元件。分配任意的方向性到半導體器件，即，組成的材料層，因此由該材料層形成的許多組件和/或區域“橫向地”延伸越過襯底的主表面或者在其上“橫向地”延伸。在這方面，某些“垂直的”電連接件可以使用通常將被稱為通路（via）的結構形成在下“導體”（例如，元件或區域）和上導體之間。因此，術語“通路”表示在兩個或更多導體之間垂直延伸的導電互連，所述兩個或更多導體至少部分地以(在Z方向上的)不同“高度”或“水平”設置在被制造于襯底的橫向表面（X/Y方向）上的半導體器件上方。

考慮以上提及的在不斷地減小尺寸、比例、幾何結構和半導體組件之間的分離距離方面的難題，下導體、上導體和相應的連接通路的精確制造是細心考慮和麻煩執行的事物。

例如，如果未對準發生在下導體和通路之間，則下導體和通路之間的所得電阻會不期望地增加。此外，在通路形成期間，設置在下導體周圍的層間絕緣膜會被損壞。這樣的損壞會使得半導體器件以減小的可靠性運行。

發明內容

本發明構思的實施方式提供具有更大的精度和更少的制造故障的半導體器件。本發明構思的實施方式表現出改善的可靠性，因為對間接的材料層和組件的無意制造損壞被避免或者被大大減少。

根據本發明構思的一方面，提供一種半導體器件，該半導體器件包括：具有下導體側壁的下導體、具有直接形成在下導體側壁上的阻擋膜側壁的阻擋膜、和形成在下導體的頂表面上的通路。阻擋膜側壁的頂部分凹入，使得阻擋膜側壁的頂表面位于比下導體的頂表面低的水平。

根據本發明構思的一方面，提供一種半導體器件，該半導體器件包括：第一下導體，具有第一下導體側壁；第二下導體，具有第二下導體側壁，其中第一下導體和第二下導體設置在半導體器件的相同金屬層；第一阻擋膜，具有直接形成在第一下導體側壁上的第一阻擋膜側壁；第二阻擋膜，具有直接形成在第二下導體側壁上的第二阻擋膜側壁；和通路，形成在第一下導體的頂表面上，其中第一阻擋膜側壁的頂部分凹入，使得第一阻擋膜側壁的頂表面處于比第一下導體的頂表面低的水平。

根據本發明構思的一方面，提供一種制造半導體器件的方法，該方法包括：在襯底上形成具有下導體側壁的下導體；形成阻擋膜，該阻擋膜具有直接形成在下導體側壁上的阻擋膜側壁，其中下導體和阻擋膜的組合由第一絕緣層橫向地圍繞；在第一絕緣層、下導體和阻擋膜上形成第二絕緣層；在第二絕緣層上形成第三絕緣層；形成貫穿第三絕緣層和第二絕緣層的通孔以暴露下導體的頂表面和阻擋膜側壁的頂部分；使阻擋膜側壁的暴露的頂部分凹入，使得阻擋膜側壁的頂表面在比下導體的頂表面低的水平。

附圖說明

在考慮參考附圖描述的某些實施方式時，對于本領域的技術人員來說，本發明構思的以上和其它特征和優點將變得更加明顯，在附圖中：

圖1是示出根據本發明構思的實施方式的半導體器件的局部布局圖；