[發明專利]功率用半導體元件

無效

• 申請號: 201310375789.4
• 申請日: 2013-08-26
• 公開（公告）號: CN103681826A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 中村和敏;小倉常雄;二宮英彰
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 楊謙;房永峰

本申請享有以日本專利申請2012－210035號（申請日：2012年9月24日）為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

本發明涉及功率用半導體元件。

背景技術

作為功率用半導體元件，有IGBT（Insulated?Gate?Bipolar?Transistor：絕緣柵雙極型晶體管）等。作為降低IGBT的導通（on）電壓的方法，有利用IE效應（carrier?injection?enhancement?effect：載流子注入增強效應）的方法。利用IE效應，通過提高空穴的排出阻力（日文原文：排出抵抗）、提高發射極電極側的載流子濃度，能夠實現低導通電壓。IE效應例如能夠通過在p型的基底（base）層與n型的基底層之間設置與n型的基底層相比雜質濃度高的n層（n阻擋（barrier）層）而產生。

通過提高n阻擋層的雜質濃度，能夠促進低導通電壓化。但是，若提高n阻擋層的雜質濃度，例如在變為導通（turn?on）時會產生柵極電壓振蕩的問題。柵極電壓的振蕩成為噪聲，對周邊的電子設備帶來不良影響。此外，若柵極電壓振蕩，則變為導通時的集電極－發射極間電壓的時間變化率（dV／dt）的控制變得困難。這樣，導通電壓的降低與開關特性（柵極的控制性）的提高存在權衡（trade-off）的關系。

發明內容

本發明的實施方式提供一種低導通電壓且開關特性良好的功率用半導體元件。

根據實施方式，提供一種具備第1電極、第1半導體層、第2半導體層、第3半導體層、第4半導體層、第2電極、第3電極、第4電極、第5電極的功率用半導體元件。上述第1電極具有第一面和第二面。上述第1半導體層設在上述第1電極的上述第一面側，是第1導電型。上述第2半導體層設在上述第1半導體層之上，是雜質濃度比上述第1半導體層的雜質濃度高的第1導電型。上述第3半導體層設在上述第2半導體層之上，是第2導電型。上述第4半導體層設在上述第3半導體層之上，是第1導電型。上述第2電極電連接于上述第4半導體層。上述第3電極隔著絕緣膜而設于上述第2半導體層及上述第3半導體層，上端位于上述第3半導體層，沿上述第1半導體層與上述第2半導體層的層疊方向延伸。上述第4電極隔著絕緣膜而設于上述第2半導體層及上述第3半導體層，上端位于上述第3半導體層，沿上述層疊方向延伸，與上述第3電極并列。上述第5電極隔著絕緣膜而設于上述第3電極與上述第4電極之間，上端位于上述第3半導體層，沿上述第1半導體層與上述第2半導體層的層疊方向延伸，與上述第2電極電連接。

附圖說明

圖1是例示出第一實施方式的功率用半導體元件的示意剖面圖。

圖2（a）及圖2（b）是例示出第一實施方式的功率用半導體元件的示意圖。

圖3是例示出第一實施方式的功率用半導體元件的等效電路圖。

圖4（a）～圖4（f）是例示出第一實施方式的功率用半導體元件的制造方法的順序的工序步驟示意剖面圖。

圖5（a）～圖5（f）是例示出第一實施方式的功率用半導體元件的制造方法的順序的工序步驟示意剖面圖。

圖6是例示出第一實施方式的功率用半導體元件的第一變形例的示意剖面圖。

圖7（a）及圖7（b）是例示出第一實施方式的功率用半導體元件的第二變形例的示意圖。

圖8是例示出第二實施方式的功率用半導體元件的示意剖面圖。

圖9（a）及圖9（b）是例示出第二實施方式的功率用半導體元件的示意圖。

圖10是例示出第二實施方式的功率用半導體元件的變形例的示意剖面圖。

圖11是例示出第三實施方式的功率用半導體元件的示意剖面圖。

具體實施方式

以下，參照附圖對各實施方式進行說明。

另外，附圖是示意性或概念性的，各部分的厚度與寬度的關系、部分間的大小的比率等不必限定于與現實相同。此外，即使是在表示相同部分的情況下，也有在附圖中將相互的尺寸、比率不同地顯示的情況。

另外，在本申請說明書與各圖中，對有關先前的圖而上述的要素相同的要素附加同一符號而適當省略詳細的說明。

（第一實施方式）

圖1是例示出第一實施方式的功率用半導體元件的示意剖面圖。

圖2（a）及圖2（b）是例示出第一實施方式的功率用半導體元件的示意圖。

圖2（a）是示意平面圖，圖2（b）是示意剖面圖。圖1表示圖2（a）的A1－A2線剖面。圖2（b）表示圖2（a）的B1－B2線剖面。