[發明專利]存儲器比較刷新電路模塊

有效

• 申請號: 201310375035.9
• 申請日: 2013-08-26
• 公開（公告）號: CN103426465A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 鄭君;殷萬君
• 申請（專利權）人: 鄭君;殷萬君
• 主分類號: G11C11/406
• 分類號: G11C11/406
• 代理公司: 甘肅省知識產權事務中心 62100
• 代理人: 張克勤

1.一種存儲器比較刷新電路模塊，它與存儲器（7）相連接，存儲器（7）包括多個存儲體（8），它包括地址譯碼器（4）、時鐘控制單元（5）、刷新電路（6），其特征在于：它還包括基準單元（1）、由多個冗余單元（2）組成的冗余電路（9）、由多個比較單元（3）組成的比較電路（10），每個所述存儲體（8）的一側均設有一個所述冗余單元（2），所述冗余單元（2）與所述時鐘控制單元（5）相連接，所述冗余單元（2）與所述比較單元（3）相連接，所述比較單元（3）與所述基準單元（1）相連接，所述比較單元（3）與所述地址譯碼器（4）相連接，所述地址譯碼器（4）與所述刷新電路（6）相連接，所述刷新電路（6）與所述存儲器（7）相連接。

2.根據權利要求1所述的存儲器比較刷新電路模塊，其特征在于：所述比較單元（3）的數量與所述冗余單元（2）的數量相等，且一一對應連接，所述冗余單元（2）由一個第二MOS管（Q2）組成，所述比較單元（3）由一個第三MOS管（Q3）組成，所述第二MOS管（Q2）的漏極與所述第三MOS管（Q3）的柵極相連接。

3.根據權利要求1所述的存儲器比較刷新電路模塊，其特征在于：所述時鐘控制單元（5）包括第五MOS管（Q5）、第六MOS管（Q6），所述第五MOS管（Q5）的柵極與所述第六MOS管（Q6）的柵極相連接，為時鐘信號CLK的輸入端，所述第六MOS管（Q6）的源極接地。

4.根據權利要求1所述的存儲器比較刷新電路模塊，其特征在于：所述基準單元（1）包括第一MOS管（Q1）、第四MOS管（Q4），所述第一MOS管（Q1）的柵極與所述第四MOS管（Q4）的柵極相連接，所述第一MOS管（Q1）的漏極與所述第四MOS管（Q4）的漏極相連接，所述第一MOS管（Q1）的源極與所述第五MOS管（Q5）的漏極相連接，所述第四MOS管（Q4）的源極與所述第六MOS管（Q6）的漏極相連接，所述基準單元（1）的輸出電平信號始終處于高電平狀態。

5.根據權利要求1或2或3或4所述的存儲器比較刷新電路模塊，其特征在于：所述第二MOS管（Q2）的源極與所述第五MOS管（Q5）的源極相連接，所述第二MOS管（Q2）的柵極與所述刷新電路（6）相連接，所述第三MOS管（Q3）的源極與所述第五MOS管（Q5）的漏極相連接，所述第三MOS管（Q3）的漏極與所述第一MOS管（Q1）的漏極、所述第四MOS管（Q4）的漏極相連接，所述第三MOS管（Q3）的漏極與所述地址譯碼器（4）相連接。

6.根據權利要求5所述的存儲器比較刷新電路模塊，其特征在于：所述第二MOS管（Q2）為PMOS管，所述第三MOS管（Q3）為PMOS管。

7.根據權利要求5所述的存儲器比較刷新電路模塊，其特征在于：所述第一MOS管（Q1）為PMOS管，所述第四MOS管（Q4）為NMOS管。

8.根據權利要求5所述的存儲器比較刷新電路模塊，其特征在于：所述第五MOS管（Q5）為PMOS管，所述第六MOS管（Q6）為NMOS管。