[發明專利]降低浮空埋層半導體器件漏電流的方法

有效

• 申請號: 201310370379.0
• 申請日: 2013-08-22
• 公開（公告）號: CN103413822A
• 公開（公告）日: 2013-11-27
• 發明（設計）人: 譚開洲;唐昭煥;劉嶸侃;劉勇
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/861;H01L21/329
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種降低浮空埋層半導體器件漏電流的方法，包括：半導體材料（1），第一外延層（2），分裂浮空埋層（3），第二外延層（4），側壁摻雜深槽（5），被保護器件（6），表面結終端（7），劃片道（8）。

2.如權利要求1的一種降低浮空埋層半導體器件漏電流的方法，其特征在于：半導體材料（1）、第一外延層（2）、第二外延層（4）都是相同導電雜質類型，分裂浮空埋層（3）、側壁摻雜深槽（5）與半導體材料（1）是相反導電雜質類型。

3.如權利要求1的一種降低浮空埋層半導體器件漏電流的方法，其特征在于：被保護器件（6）和表面結終端（7）都處于第二外延層（4）中，分裂浮空埋層（3）位于第二外延層（4）和第一外延層（2）之間，側壁摻雜深槽（5）穿透第二外延層（4）與分裂浮空埋層（3）相連接。

4.如權利要求1的一種降低浮空埋層半導體器件漏電流的方法，其特征在于：分裂浮空埋層（3）自身間距不大于所設計電壓在理想平行平面突變結情況下最大耗盡層厚度的8%，側壁摻雜深槽（5）與表面結終端（7）間距不小于所設計電壓在理想平行平面突變結情況下最大耗盡層厚度的25%，分裂浮空埋層（3）到側壁摻雜深槽（5）左側距離不小于所設計電壓在理想平行平面突變結情況下最大耗盡層厚度的25%，分裂浮空埋層（3）到側壁摻雜深槽（5）右側距離不小于所設計電壓在理想平行平面突變結情況下最大耗盡層厚度的30%。

5.如權利要求1的一種降低浮空埋層半導體器件漏電流的方法，其特征在于：分裂浮空埋層（3）到劃片道（8）距離不小于所設計電壓在理想平行平面突變結情況下最大耗盡層厚度的20%。

6.如權利要求1的一種降低浮空埋層半導體器件漏電流的方法，其特征在于：第一外延層（2）和第二外延層（4）雜質濃度相等，第一外延層（2）和第二外延層（4）雜質濃度為所設計電壓在理想平行平面突變結低摻雜區雜質濃度的1.7倍到2.2倍之間。

7.如權利要求1的一種降低浮空埋層半導體器件漏電流的方法，其特征在于：第一外延層（2）厚度為所設計電壓在理想平行平面突變結情況下最大耗盡層厚度的35%～50%，第二外延層（4）厚度為所設計電壓在理想平行平面突變結情況下最大耗盡層厚度的45%～55%。