[發明專利]功率半導體元件

無效

• 申請號: 201310367702.9
• 申請日: 2013-08-21
• 公開（公告）號: CN103681824A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 中村和敏;松田正;二宮英彰
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐殿軍

關聯申請

本申請主張以日本專利申請2012－208979號（申請日：2012年9月21日）為基礎申請的優先權。本申請通過參照該基礎申請，包含該基礎申請的全部內容。

技術領域

本發明涉及功率半導體元件。

背景技術

作為功率半導體元件，有IGBT（Insulated?Gate?Bipolar?Transistor，絕緣柵雙極型晶體管）等。作為降低IGBT的開啟電壓的方法，有利用IE效應（carrier?injection?enhancement?effect，載流子注入增強效應）的方法。如果利用IE效應，則通過提高空穴的排出阻力、提高發射極電極側的載流子濃度，能夠實現低開啟電壓。IE效應例如可以通過在n型的基極層與發射極電極之間設置p型的浮動（floating）層、使p型的基極區域的面積相對減小來產生。但是，如果設置浮動層，則開關特性劣化。例如在關斷時柵極電壓振蕩。在接通時容易發生開關噪聲。這樣，開啟電壓的降低和開關特性的提高存在權衡的關系。

發明內容

本發明的目的是提供一種低開啟電壓且開關特性良好的功率半導體元件。

根據實施方式，提供一種具備第1電極、第1半導體層、第2半導體層、第3半導體層、第4半導體層、第2電極、第1控制電極和第1絕緣膜的功率半導體元件。上述第1半導體層設在上述第1電極之上，是第1導電型。上述第2半導體層設在上述第1半導體層之上，是第2導電型。上述第3半導體層在上述第1半導體層之上、與上述第2半導體層離開而設置，是第2導電型。上述第4半導體層設在上述第3半導體層之上，是第1導電型。上述第2電極設在上述第4半導體層之上，與上述第4半導體層電連接。上述第1控制電極在上述第2半導體層與上述第3半導體層之間、靠近上述第3半導體層側設置。上述第1絕緣膜設在上述第1半導體層與上述第1控制電極之間、上述第2半導體層與上述第1控制電極之間、以及上述第3半導體層與上述第1控制電極之間。

附圖說明

圖1是例示有關第1實施方式的功率半導體元件的示意的剖視圖。

圖2（a）及圖2（b）是例示有關第1實施方式的功率半導體元件的示意圖。

圖3是例示有關第1實施方式的功率半導體元件的等價電路圖。

圖4（a）～圖4（c）是例示功率半導體元件的特性的曲線圖。

圖5（a）～圖5（d）是例示有關第1實施方式的功率半導體元件的制造方法的次序的工序順序示意的剖視圖。

圖6（a）～圖6（d）是例示有關第1實施方式的功率半導體元件的制造方法的次序的工序順序示意的剖視圖。

圖7（a）～圖7（c）是例示有關第1實施方式的功率半導體元件的制造方法的次序的工序順序示意的剖視圖。

圖8是例示有關第1實施方式的其他功率半導體元件的示意的剖視圖。

圖9（a）～圖9（d）是例示有關第1實施方式的其他功率半導體元件的制造方法的次序的工序順序示意的剖視圖。

圖10是例示有關第1實施方式的其他功率半導體元件的示意的剖視圖。

圖11是例示有關第1實施方式的其他功率半導體元件的示意的剖視圖。

圖12（a）～圖12（c）是例示有關第2實施方式的功率半導體元件的示意的剖視圖。

圖13是例示有關第2實施方式的其他功率半導體元件的示意的剖視圖。

圖14是例示有關第2實施方式的其他功率半導體元件的示意的剖視圖。

具體實施方式

以下，參照附圖對各實施方式進行說明。

另外，附圖是示意的或概念性的，各部分的厚度與寬度的關系、部分間的大小的比率等并不一定與現實的結構相同。此外，即使是表示相同部分的情況，也有通過附圖使相互的尺寸或比率不同而表示的情況。

另外，在本說明書和各圖中，對于與關于已出現的圖在上面敘述的部分同樣的要素賦予相同的標號，適當省略詳細的說明。

（第1實施方式）

圖1是例示有關第1實施方式的功率半導體元件的示意的剖視圖。

圖2（a）及圖2（b）是例示有關第1實施方式的功率半導體元件的示意圖。

圖2（a）是示意的俯視圖。圖2（b）是示意的剖視圖。圖1表示圖2（a）的A1－A2線截面。圖2（b）表示圖2（a）的B1－B2線截面。