[發(fā)明專利]半導體圖形化方法

有效

• 申請?zhí)枺?/td>: 201310365836.7
• 申請日: 2013-08-20
• 公開（公告）號: CN104425211B
• 公開（公告）日: 2017-11-03
• 發(fā)明（設計）人: 尚飛;何其暘
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發(fā)明涉及半導體技術領域，特別涉及一種半導體圖形化方法。

背景技術

隨著半導體制造工藝的不斷發(fā)展，集成電路中半導體器件的特征尺寸(Critical Dimension，CD)越來越小，對光刻技術的要求也越來越高。為了確保更小尺寸半導體器件制造的可行性，雙重圖形化技術(Double Patterning technology，DPT)成為一種重要的解決方案。

現有的雙重圖形化方法一般包括兩種：一種是自對準式雙圖形化(self-aligned double patterning，SADP)技術；另一種是光刻-刻蝕-光刻-刻蝕(Litho-Etch-Litho-Etch，LELE)技術。由于SADP技術擺脫了LELE技術中對兩套光掩模重疊精度的依賴性，因此SADP技術成為雙重圖形化半導體制造工藝的主流工藝。

在半導體器件制作過程中，經常需要制作多個并排的功能圖案（功能圖案可以是例如普通晶體管的柵介質層或者鰭式場效應晶體管的鰭部結構等），各個功能圖案的尺寸相同，并且相鄰兩個功能圖案的間距相等。然而在利用現有SADP技術對功能層進行圖形化時，所形成的功能圖案會出現間距奇偶效應（even/odd issue），即：所有位于奇數位置的間距相等，所有位于偶數位置的間距相等，但位于奇數位置的間距與位于偶數位置的間距不相等，也就是說，任意一個功能圖案與位于其兩側的功能圖案的間距不相等，如圖1中的電鏡掃描圖所示。一旦功能圖案出現間距奇偶效應，就會導致后續(xù)所形成的半導體器件出現偏差，進而導致半導體器件性能下降甚至失效。

因此，在利用SADP技術圖形化半導體結構時，如何防止功能圖案出現間距奇偶效應，成為本領域技術人員亟待解決的問題。

發(fā)明內容

本發(fā)明解決的問題是提供一種半導體圖形化方法，以解決功能圖案出現間距奇偶效應的問題，從而避免后續(xù)所形成的半導體器件出現偏差，進而提高半導體器件的性能，并提高半導體器件的有效率。

為解決上述問題，本發(fā)明提供一種半導體圖形化方法，包括：

提供半導體襯底，所述半導體襯底上具有功能層；

在所述功能層上按預設寬度形成多個犧牲圖案；

獲取所述犧牲圖案的實際寬度和相鄰所述犧牲圖案的實際間距的至少其中之一；

在所述犧牲圖案的側面形成側墻，調控所述側墻的實際寬度或者相鄰所述側墻的實際間距，直至相鄰所述側墻的實際間距相等；

去除所述犧牲圖案；

以所述側墻為掩模蝕刻所述功能層形成功能圖案，調控所述功能層的實際寬度等于所述功能層的預設寬度。

可選的，通過調控所述側墻的實際寬度等于所述犧牲圖案的預設寬度與所述側墻的預設寬度之和與所述犧牲圖案的實際寬度之差，或者通過調控所述側墻的實際間距等于所述犧牲圖案的實際寬度，使相鄰所述側墻的實際間距相等。

可選的，采用第一次先進制程控制調控所述側墻的實際寬度或者相鄰所述側墻的實際間距。

可選的，所述第一次先進制程控制通過調控工藝溫度、時間、氣體組分、氣體流量、氣壓和功率的至少其中之一調控所述側墻的實際寬度或者相鄰所述側墻的實際間距。

可選的，采用第二次先進制程控制調控所述功能層的實際寬度。

可選的，所述第二次先進制程控制通過調控工藝溫度、時間、氣體組分、氣體流量、氣壓和功率的至少其中之一調控所述功能層的實際寬度。

可選的，采用掃描電子顯微鏡或者掃描光學測量設備獲取所述犧牲圖案的實際寬度。

可選的，所述犧牲圖案的材料包括無定形碳，所述犧牲圖案的厚度范圍包括1000埃～3000埃。

可選的，所述側墻的材料包括氧化硅、氮化碳或者氮化硅中的一種或者多種的任意組合，所述側墻的寬度范圍包括100埃～500埃。

可選的，所述犧牲圖案的實際寬度與預設寬度相差范圍包括10埃～30埃。

與現有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：